像素驱动电路及驱动方法、显示面板技术

公开了一种像素驱动电路及驱动方法、显示面板。该像素驱动电路包括：第一晶体管，其导通与关断受控于扫描信号；存储电容，经第一晶体管接收数据电压，并存储数据电压；第二晶体管，在第一晶体管的关断阶段内根据电源电压和被存储的数据电压向发光元件的阳极提供驱动电压或驱动电流；第三晶体管，提供发光元件的阳极和参考地之间的电流路径，其导通和关断受控于复位信号，其中，在第一晶体管的关断阶段和/或导通阶段内，第三晶体管在预定时间内被复位信号导通以释放发光元件的阳极电荷。该像素驱动电路可以在发光元件的初始化阶段和/或发光阶段释放其高电位端的残存电荷，从而可以通过控制发光时间来控制发光亮度，并解决了拖影问题。

【技术实现步骤摘要】
像素驱动电路及驱动方法、显示面板
本专利技术涉及显示
，具体涉及一种像素驱动电路及驱动方法、显示面板。
技术介绍
硅基有机发光二极管(OrganicLight-EmittingDiodeonSilicon,OLED-on-Silicon)显示装置以有机发光二极管为发光器件，并以互补金属氧化物半导体作为有机发光二极管的开关组件或驱动组件，包括像素驱动电路、扫描驱动电路以及必要的控制电路。有机发光二极管具有工艺简单、低电压驱动、低功耗、低成本、高响应速度、自发光、宽视角等诸多优点。如图1所示，以一个常规的电压型两管像素驱动电路为例，该像素驱动电路包括：有机发光二极管OLED，晶体管Q1和Q2和存储电容Cs。其中晶体管Q1的栅极和漏极分别电连接到扫描线SCAN和数据线DATA，晶体管Q2的栅极电连接晶体管Q1的源极和存储电容Cs的第一端，晶体管Q2的源极和存储电容Cs的第二端同时电连接到电源电压VDD，且晶体管Q2的漏极电连接到有机发光二级管OLED的阳极，OLED的阴极接负电压或地。当扫描线SCAN处于低电平时，晶体管Q1断开；当扫描线SCAN处于高电平时，晶体管Q1导通，数据线D本文档来自技高网...

【技术保护点】
1.一种像素驱动电路，其特征在于，包括：第一晶体管，所述第一晶体管的导通与关断受控于扫描信号；存储电容，用于经所述第一晶体管接收数据电压，并存储所述数据电压；第二晶体管，用于在所述第一晶体管的关断阶段内根据电源电压和被存储的所述数据电压向发光元件的阳极提供驱动电压或驱动电流；以及第三晶体管，用于提供所述发光元件的阳极和参考地之间的电流路径，所述第三晶体管的导通和关断受控于复位信号，其中，在所述第一晶体管的关断阶段和/或导通阶段内，所述第三晶体管在预定时间内被所述复位信号导通以释放所述发光元件的阳极电荷。

【技术特征摘要】
1.一种像素驱动电路，其特征在于，包括：第一晶体管，所述第一晶体管的导通与关断受控于扫描信号；存储电容，用于经所述第一晶体管接收数据电压，并存储所述数据电压；第二晶体管，用于在所述第一晶体管的关断阶段内根据电源电压和被存储的所述数据电压向发光元件的阳极提供驱动电压或驱动电流；以及第三晶体管，用于提供所述发光元件的阳极和参考地之间的电流路径，所述第三晶体管的导通和关断受控于复位信号，其中，在所述第一晶体管的关断阶段和/或导通阶段内，所述第三晶体管在预定时间内被所述复位信号导通以释放所述发光元件的阳极电荷。2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管的第一通路端接收所述数据电压，所述存储电容的第一端连接至所述第一晶体管的第二通路端以接收并存储所述数据电压，所述存储电容的第二端与参考地或参考电源相连。3.根据权利要求1所述的像素驱动电路，其特征在于，所述第二晶体管的第一通路端和控制端分别接收所述电源电压和被存储的所述数据电压，且第二通路端连接至所述发光元件的阳极，其中，所述电源电压在所述第三晶体管的关断阶段处于有效状态，在所述第三晶体管的导通阶段处于无效状态，所述第二晶体管在所述电源电压有效时提供所述驱动电压或所述驱动电流。4.根据权利要求1所述的像素驱动电路，其特征在于，所述第二晶体管为NMOS晶体管，用于在导通时根据被存储的所述数据电压提供所述驱动电压，并将所述驱动电压提供至所述发光元件的阳极。5.根据权利要求1所述的像素驱动电路，其特征在于，所述第二晶体管为PMOS晶体管，用于根据被存储的所述数据电压提供所述驱动电流。6.根据权利要求4所述的像素驱动电路，其特征在于，所述第二晶体管为NativeNMOS晶体管。7.根据权利要求1所述的像素驱动电路，其特征在于，所述存储电容至少包括金属-绝缘体-金属电容以及由MOS晶体管...

【专利技术属性】
技术研发人员：孙丽娜，田琪，邢晓荣，
申请(专利权)人：深圳吉迪思电子科技有限公司，
类型：发明
国别省市：广东,44