多瓦片处理阵列中的同步制造技术

本发明专利技术涉及一种计算机，包括：多个处理单元，每个处理单元具有保存本地程序的指令存储，执行本地程序的执行单元，用于保存数据的数据存储；具有输入线组的输入接口，具有输出线组的输出接口；切换结构，通过相应的输出线组连接到每个处理单元，并通过相应的输入线经由每个处理单元可控制的切换电路连接到每个处理单元；同步模块，该同步模块可操作以生成同步信号以控制计算机在计算阶段和交换阶段之间进行切换，其中处理单元被配置为根据公共时钟执行其本地程序，本地程序使得在交换阶段中至少一个处理单元从其本地程序执行发送指令，以在发射时间将数据包发射到其输出连接线组，该数据包的目的地是至少一个接收处理单元但没有目的地标识符，并且在预定的切换时间，接收处理单元从其本地程序执行切换控制指令，以控制其切换电路将其输入线组连接到切换结构，以在接收时间接收数据包，发射时间、切换时间和接收时间由公共时钟相对于同步信号来管控。

Synchronization in Multi-tile Processing Array

【技术实现步骤摘要】
多瓦片处理阵列中的同步
本公开涉及在包括多个瓦片(tile)的处理器中同步多个不同瓦片的工作量，每个瓦片包括具有本地存储器的处理单元。具体地，本公开涉及批量同步并行(BSP)计算协议，其中瓦片组中的每一个必须在该组中的任何瓦片可以继续交换阶段之前完成计算阶段。
技术介绍
计算中的并行性(parallelism)采取不同的形式。程序片段可以被组织为并发地执行(其中它们在时间上重叠但可以共享执行资源)或者并行地执行，其中它们可能同时在不同资源上执行。计算中的并行性可以以多种方式来实现，诸如借助多个互连处理器瓦片的阵列，或者多线程处理单元，或者其中每个瓦片包括多线程处理单元的多瓦片阵列。当借助于包括在同一芯片(或在相同集成电路封装中的芯片)上的多瓦片阵列的处理器实现并行性时，每个瓦片包括其自己的单独的相应处理单元，其具有本地存储器(包括程序存储器和数据存储器)。因此，程序代码的单独部分可以在不同的瓦片上并发运行。这些瓦片经由片上互连(on-chipinterconnect)而连接在一起，这使得在不同瓦片上运行的代码能够在瓦片之间进行通信。在一些情况下，每个瓦片上的处理单元可以采取桶形线程处本文档来自技高网...

【技术保护点】
1.一种计算机，包括：多个处理单元，每个处理单元具有保存本地程序的指令存储，执行所述本地程序的执行单元，用于保存数据的数据存储；具有输入线组的输入接口，以及具有输出线组的输出接口；切换结构，所述切换结构通过相应的输出线组而连接到每个处理单元，并通过相应的输入线经由每个处理单元可控制的切换电路而连接到每个处理单元；同步模块，所述同步模块可操作以生成同步信号以控制所述计算机在计算阶段和交换阶段之间进行切换，其中所述处理单元被配置为根据公共时钟执行其本地程序，所述本地程序使得在交换阶段中至少一个处理单元从其本地程序执行发送指令，以在发射时间将数据包发射到其输出连接线组上，所述数据包的目的地是至少一个...

【技术特征摘要】
2017.10.20 GB 1717295.81.一种计算机，包括：多个处理单元，每个处理单元具有保存本地程序的指令存储，执行所述本地程序的执行单元，用于保存数据的数据存储；具有输入线组的输入接口，以及具有输出线组的输出接口；切换结构，所述切换结构通过相应的输出线组而连接到每个处理单元，并通过相应的输入线经由每个处理单元可控制的切换电路而连接到每个处理单元；同步模块，所述同步模块可操作以生成同步信号以控制所述计算机在计算阶段和交换阶段之间进行切换，其中所述处理单元被配置为根据公共时钟执行其本地程序，所述本地程序使得在交换阶段中至少一个处理单元从其本地程序执行发送指令，以在发射时间将数据包发射到其输出连接线组上，所述数据包的目的地是至少一个接收处理单元但没有目的地标识符，并且在预定的切换时间，所述接收处理单元从其本地程序执行切换控制指令，以控制其切换电路将其输入线组连接到所述切换结构以在接收时间接收所述数据包，所述发射时间、切换时间和接收时间由公共时钟相对于同步信号来管控。2.根据权利要求1所述的计算机，其中，所述发送指令显式地定义发送地址，所述发送地址标识所述数据存储中将从其中发送所述数据包的位置。3.根据权利要求1所述的计算机，其中，在所述发送指令中没有显式地定义发送地址，并且所述数据包是从由所述发送指令隐式地定义的寄存器中所定义的发送地址被发射的。4.根据权利要求3所述的计算机，其中，所述本地程序包括用于更新所述隐式寄存器中的所述发送地址的发送地址更新指令。5.根据任何前述权利要求所述的计算机，其中，所述发射时间是在执行所述指令的发送时间之后的已知数量的时钟周期。6.根据权利要求1至4中任一项所述的计算机，其中，所述切换电路包括多路复用器，所述多路复用器具有连接到其处理单元的退出输出线组，以及连接到所述切换结构的多组输入线，由此，由所述处理单元控制来选择所述多组输入线中的一组输入线。7.根据权利要求1至4中任一项所述的计算机，其中，所述接收处理单元被配置为接收所述数据包并将其加载到所述数据存储中由存储器指针所标识的存储器位置。8.根据权利要求7所述的计算机，其中，在每个数据包已被加载到所述数据存储中之后，所述存储器指针自动递增。9.根据权利要求7所述的计算机，其中，所述接收处理单元处的所述本地程序包括更新所述存储器指针的存储器指针更新指令。10.根据权利要求1至4中任一项所述的计算机，其中，所述发送指令标识要发送的多个数据包，其中每个数据包与不同的发射时间相关联。11.根据权利要求6所述的计算机，其中，所述多组输入线中的一组输入线连接到空输入。12.根据权利要求1至4中任一项所述的计算机，其中，所述接收处理单元是与在较早时间执行发送指令的所述处理单元相同的处理单元，由此所述相同的处...

【专利技术属性】
技术研发人员：西蒙·克里斯蒂安·诺尔斯，丹尼尔·约翰·佩勒姆·威尔金森，理查德·卢克·索斯维尔·奥斯本，艾伦·格雷汉姆·亚历山大，斯蒂芬·菲利克斯，乔纳森·曼格纳尔，大卫·莱西，
申请(专利权)人：图核有限公司，
类型：发明
国别省市：英国,GB