The utility model relates to the technical field of electronic circuits, in particular to a hardware digital sequencing circuit, comprising input and output terminal rows and three comparison modules, each of which is composed of two data selectors and a numerical comparator. The first comparing module first compares two values, and then compares the larger value with the third value. After separating the size, the maximum value is directly output by the third output terminal of the output terminal row. Then, the smaller value is sent to the third comparing module to compare with the smaller value output by the first comparing module. After separating the size, the larger value is sent to the third comparing module to compare with the smaller value output by the first comparing module. The minimum value is output by the first output terminal of the output terminal row, and the intermediate value is output by the second output terminal of the output terminal row. Compared with the existing hardware and software digital sorting technologies, the utility model has the advantages of higher sorting efficiency and shorter time to complete sorting tasks.
【技术实现步骤摘要】
一种硬件数字排序电路
本技术涉及电子电路
，具体为一种硬件数字排序电路。
技术介绍
排序在计算机、电子信息以及通信领域有着十分广泛的应用。在计算机领域，排序可以将数据分类，在电子信息、通信领域，排序是实现数字信号处理的基础。正是因为排序操作有着广阔的应用，因此提高排序的性能就显得尤为重要。目前数字排序分为硬件排序和软件排序两种，硬件排序电路均采用了寄存器，由于寄存器需要消耗时钟周期，因此完成排序任务的时间较长，而当前的软件排序技术在提高软件数字排序效率方面也遇到了瓶颈。
技术实现思路
针对上述问题，本技术一种硬件数字排序电路，包括输入端子排、输出端子排和三个数值比较模块，每个比较模块均由两个数据选择器和一个数值比较器组成，通过合理运用数值比较器和数据选择器，快速准确地对三个数值进行排序。由于本方案未采用寄存器，因此与现有的硬件数字排序电路相比，具有排序效率更高、完成排序任务时间更短等优点，有效解决了上述问题。本技术采用的技术方案是：一种硬件数字排序电路，其特征在于：包括输入端子排和输出端子排，所述输入端子排设置有3个输入端，分别为第一数值输入端a1、第二数值输入端a...
【技术保护点】
1.一种硬件数字排序电路，其特征在于：包括输入端子排和输出端子排，所述输入端子排设置有3个输入端，分别为第一数值输入端a1、第二数值输入端a2和第三数值输入端a3，所述输出端子排设置有3个输出端，分别为第一数值输出端OUT1、第二数值输出端OUT2和第三数值输出端OUT3，所述第一数值输入端a1与第一比较模块的第一输入端连接，所述第一比较模块的第一输出端与第三比较模块的第一输入端连接，所述第三比较模块的第一输出端与第一数值输出端OUT1连接，所述第二数值输入端a2与第一比较模块的第二输入端连接，所述第一比较模块的第二输出端与第二比较模块的第一输入端连接，所述第二比较模块的第...
【技术特征摘要】
1.一种硬件数字排序电路，其特征在于：包括输入端子排和输出端子排，所述输入端子排设置有3个输入端，分别为第一数值输入端a1、第二数值输入端a2和第三数值输入端a3，所述输出端子排设置有3个输出端，分别为第一数值输出端OUT1、第二数值输出端OUT2和第三数值输出端OUT3，所述第一数值输入端a1与第一比较模块的第一输入端连接，所述第一比较模块的第一输出端与第三比较模块的第一输入端连接，所述第三比较模块的第一输出端与第一数值输出端OUT1连接，所述第二数值输入端a2与第一比较模块的第二输入端连接，所述第一比较模块的第二输出端与第二比较模块的第一输入端连接，所述第二比较模块的第一输出端与第三比较模块的第二输入端连接，所述第三比较模块的第二输出端与第二数值输出端OUT2连接，所述第三数值输入端a3与第二比较模块的第二输入端连接，所述第二比较模块的第二输出端与第三数值输出端OUT3连接。2.根据权利要求1所述的一种硬件数字排序电路，其特征在于：所述第一比较模块包括第一数值比较器A1、第一数据选择器D1和第二数据选择器D2，所述第一数值输入端a1第一路与所述第一数值比较器A1的第一输入端连接，所述第一数值输入端a1第二路与所述第二数据选择器D2的第一输入端0连接，所述第一数值输入端a1第三路与所述第一数据选择器D1的第二输入端1连接；所述第二数值输入端a2第一路与所述第一数值比较器A1的第二输入端连接，所述第二数值输入端a2第二路与所述第一数据选择器D1的第一输入端0连接，所述第二数值输入端a2第三路与所述第二数据选择器D2的第二输入端1连接，所述第一数值比较器A1输出端分别与所述第一数据选择器D1、第二数据选择器D2的选择端连接；所述第一数值比较器A1的第一输入端、第二输入端作为所述第一比较模块的第一输入端、第二输入端；所述第一数据选择器D1的输出端作为所述第一比较模块的第一输出端；所述第二数据选择器D2的输出端作为所述第一比较模块的第二输出端。3.根据权利要求1所述的一种硬件数字排序电路，其特征在于：所述第二比较模块包括第二数值比较器A2、第三数据选择器D3和第四数据选择器D4，所述第三数值输入端a3第一路与所述第二数值比较器A2的第二输入端连接，所述第三数值输入端a3第二路与所述第三数据选择器D3的第一输入端0连接，所述第三数值输入端a3...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。