半导体封装装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体封装装置及其制造方法。所述半导体封装装置包含衬底、屏蔽壁和封装主体。所述衬底具有顶部表面。所述屏蔽壁安置在所述顶部表面上。所述屏蔽壁具有导电主体以及从所述导电主体中延伸的多个突出部分。所述封装主体囊封所述屏蔽壁。

Semiconductor Packaging Device and Its Manufacturing Method

The invention provides a semiconductor packaging device and a manufacturing method thereof. The semiconductor packaging device comprises a substrate, a shielding wall and a packaging body. The substrate has a top surface. The shielding wall is arranged on the top surface. The shielding wall has a conductive body and a plurality of protruding parts extending from the conductive body. The encapsulation body encapsulates the shielding wall.

【技术实现步骤摘要】
半导体封装装置及其制造方法
本专利技术涉及半导体封装装置及其制造方法，并且涉及包含屏蔽元件的半导体封装装置及其制造方法。
技术介绍
在至少部分地由针对增强处理速度和较小尺寸的需求的驱动下，半导体装置已变得越来越复杂。增强的处理速度倾向于涉及更高的时钟速度，这可以涉及信号电平之间的更频繁的转换，这继而可以引起在较高频率或较短波长处的较高电平的电磁发射。电磁发射可从源半导体装置中辐射，并且可入射到邻近半导体装置上。如果邻近半导体装置处的电磁发射的电平足够高，那么这些发射可不利地影响邻近半导体装置的操作。此现象有时被称为电磁干扰(EMI)。较小尺寸的半导体装置可通过在总电子系统内提供较高密度的半导体装置而加重EMI，并且因此加重邻近半导体装置处的较高电平的不希望的电磁发射。减少EMI的一种方式是通过使用隔室屏蔽件分离两个电子组件。然而，隔室屏蔽件可能由银或铜制成，这将增大制造半导体封装装置的成本。
技术实现思路
在本专利技术的一或多个实施例中，半导体封装装置包含衬底、屏蔽壁和封装主体。衬底具有顶部表面。屏蔽壁安置在顶部表面上。屏蔽壁具有导电主体以及从导电主体中延伸的多个突出部分。封装主体囊封屏本文档来自技高网...

【技术保护点】
1.一种半导体封装装置，其包括：衬底，其具有顶部表面；屏蔽壁，其安置在所述顶部表面上，所述屏蔽壁包括导电主体和从所述导电主体延伸的多个突出部分；以及封装主体，其囊封所述屏蔽壁。

【技术特征摘要】
2017.10.17 US 15/786,2991.一种半导体封装装置，其包括：衬底，其具有顶部表面；屏蔽壁，其安置在所述顶部表面上，所述屏蔽壁包括导电主体和从所述导电主体延伸的多个突出部分；以及封装主体，其囊封所述屏蔽壁。2.根据权利要求1所述的半导体封装装置，其中所述突出部分彼此分离。3.根据权利要求1所述的半导体封装装置，其中所述突出部分中的至少一个具有弧形表面。4.根据权利要求1所述的半导体封装装置，其中所述导电主体限定通孔的至少一部分。5.根据权利要求1所述的半导体封装装置，其中所述突出部分中的至少一个限定通孔的至少一部分。6.根据权利要求1所述的半导体封装装置，其中所述封装主体具有第一横向表面和第二横向表面，并且所述屏蔽壁从所述封装主体的所述第一横向表面延伸到所述封装主体的所述第二横向表面。7.根据权利要求6所述的半导体封装装置，其中在所述第一横向表面与所述屏蔽壁之间存在间隙。8.根据权利要求1所述的半导体封装装置，其进一步包括：第一电子组件，其安置在所述衬底的所述顶部表面上；以及第二电子组件，其安置在所述衬底的所述顶部表面上且通过所述屏蔽壁与所述第一电子组件分离。9.根据权利要求1所述的半导体封装装置，其进一步包括安置在所述衬底的所述顶部表面上且电连接到所述屏蔽壁的接地衬垫。10.根据权利要求1所述的半导体封装装置，其进一步包括安置在所述封装主体以及所述屏蔽壁上的导电层。11.一种半导体封装装置，其包括：衬底，其具有上表面；屏蔽壁，其安置在所述衬底的所述上表面上，所述屏蔽壁具有上表面且限定多个通孔以暴露所述衬底的所述上表面；以及封装主体，其囊封所述屏蔽壁。12.根据权利要求11所述的半导体封装装置，其中所述屏蔽壁包括围绕所述通孔的多个突出部分。13.根据权利要求11所述的半导体封装装置，其中所述通孔中的每一个的深度基本上与所述屏蔽壁的高度相同。14.根据权利要求11所述的半导体封装装置，其中所述屏蔽壁的所述上表面从所述封装主体中暴露。15.一种半导体封装装置，其包括：衬底，其具有顶部表面；封装主体，其安置在所述衬底的所述顶部表面上；以及导电主体，其安置在所述衬底的所述顶部表面上且由所述封装主体囊封，所述导电主体包含导电柱的第一集合；其中在所述衬底的所述顶部表面上的所述导电柱的第一集合的一个导电柱的投影面积大于从所述封装主体中暴露的所述导电柱的第一集合的所述一个导电柱的面积。16.根据权利要求15所述的半导体封装装置，其中所述导电主体进一步包括导电柱的第二集合，并且所述导电柱的第二集合与所述导电柱的第一集合是交织的。17.根据权利要求16所述的半导体封装装置，其中所述导电柱的第一集合布置在第一方向上，并且所述导电柱的第二集合布置在不同于所述第一方向的第二方向上。18.根据权利要求17所述的半导体封装装置，其中所述导电柱的第一集合与所述导电柱的第二集合相交。19.根据权利要求18所述的半导体封装装置，其中所述导电柱的第一集合和所述导电柱的第二集合从所述封装主体的顶部表面延伸到所述衬底的所述顶部表面。20.根据权利要求17所述的半导体封装装置，其中所述导电柱的第一集合和所述...

【专利技术属性】
技术研发人员：林桎苇，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71