多运算芯片的多链式通信系统技术方案

本发明专利技术公开了一种多运算芯片的多链式通信系统，包括一个控制芯片和若干通信链路；控制芯片包括与通信链路对应连接的通信通道，每个通信通道均包括数据发送端dntx和数据接收端dnrx；每个通信链路包括若干相互串联的运算芯片；控制芯片通过数据发送端dntx基于预设下行通信协议发出下行通信数据，对每个通信链路的任务进行分配；控制芯片通过数据接收端dnrx，接收对应通信链路上的每个运算芯片发出的基于预设上行通信协议的上行通信数据。本发明专利技术具有的通信链路结构简单设计难度低，从而降低生产成本；而且不同通信链路之间相互不影响，可以进一步增大了运算芯片的数量，以提高系统运算性能。

Multichannel Communication System with Multiprocessor Chips

The invention discloses a multi-chain communication system with multi-operation chips, which includes a control chip and several communication links; the control chip includes a communication channel corresponding to the communication link, each communication channel includes dntx at the data sending end and dnrx at the data receiving end; each communication link includes several operation chips in series; the control chip passes through the dntx base at the data sending end. In the preset downlink communication protocol, downlink communication data are sent out, and the tasks of each communication link are assigned. The control chip receives the upstream communication data based on the preset upstream communication protocol from each operation chip on the corresponding communication link through the data receiver dnrx. The communication link structure of the invention is simple and the design difficulty is low, so as to reduce the production cost; moreover, different communication links do not affect each other, and the number of operation chips can be further increased to improve the operation performance of the system.

【技术实现步骤摘要】
多运算芯片的多链式通信系统
本专利技术涉及多运算芯片通信
，尤其涉及一种多运算芯片的多链式通信系统。
技术介绍
对于一个运算量巨大的复杂运算系统来说，其通常是由一个控制芯片和众多的运算芯片组成。在该系统中，控制芯片负责配置各个运算芯片，并分发运算任务给各个运算芯片。各个运算芯片负责处理运算数据，并返回运算结果给控制芯片。这种通过控制芯片直接控制各个运算芯片，且各个运算芯片相互独立的方式，由于控制芯片和运算芯片的连线太多，限制了运算芯片的数量，也会导致系统运算性能不够，不能满足对运算性能的要求越来越高的需求，并且由于复杂线路的设计会带来制造成本上升。
技术实现思路
本专利技术提供的多运算芯片的多链式通信系统，其主要目的在于克服现有复杂运算系统不仅限制了运算芯片的数量，也会导致系统运算性能不够，不能满足对运算性能的要求越来越高的需求，并且由于复杂线路的设计会带来制造成本上升的缺陷。为解决上述技术问题，本专利技术采用如下技术方案：一种多运算芯片的多链式通信系统，包括一个控制芯片和若干通信链路；所述控制芯片包括与所述通信链路对应连接的通信通道，每个所述通信通道均包括数据发送端dntx和数据接收端dnrx；每个所述通信链路包括若干相互串联的运算芯片；每个所述运算芯片包括上行数据发送端uptx，上行数据接收端uprx，下行数据发送端dntx，下行数据接收端dnrx；在每个所述运算芯片中：其上行数据发送端uptx连接于前一级运算芯片的下行数据接收端dnrx；其上行数据接收端uprx连接于前一级运算芯片的下行数据发送端dntx；其下行数据发送端dntx连接于后一级运算芯片的上行数据接收端uprx；其下行数据接收端dnrx连接于后一级运算芯片的上行数据发送端uptx；所述运算芯片为距离所述控制芯片最近的第一级运算芯片：其上行数据发送端uptx连接于对应所述通信通道的数据接收端dnrx；其上行数据接收端uprx连接于对应所述通信通道的数据发送端dntx；其下行数据发送端dntx连接于后一级运算芯片的上行数据接收端uprx；其下行数据接收端dnrx连接于后一级运算芯片的上行数据发送端uptx；所述运算芯片为距离所述控制芯片最远的第M级运算芯片：其上行数据发送端uptx连接于前一级运算芯片的下行数据接收端dnrx；其上行数据接收端uprx连接于前一级运算芯片的下行数据发送端dntx；其下行数据发送端dntx悬空；其下行数据接收端dnrx为无效；所述控制芯片通过数据发送端dntx基于预设下行通信协议发出下行通信数据，对每个通信链路的任务进行分配；所述控制芯片通过数据接收端dnrx，接收对应通信链路上的每个运算芯片发出的基于预设上行通信协议的上行通信数据。作为一种可实施方式，所述控制芯片发出的下行通信数据，通过通信链路中相互串联运算芯片的下行数据发送端dntx和上行数据接收端uprx发送至指定的运算芯片中。作为一种可实施方式，所述控制芯片通过通信链路中相互串联运算芯片的上行数据发送端uptx和下行数据接收端dnrx，完成上行通信数据的接收。作为一种可实施方式，所述下行通信协议格式包括通信命令类型commandtype、运算芯片地址destinationchipID、偏移地址offsetaddress、命令长度commandlength、命令内容以及CRC校验值。作为一种可实施方式，所述下行通信协议包括单播模式和广播模式；所述单播模式为向指定运算芯片发出的下行通信；所述广播模式为向所有运算芯片同时发出的下行通信。作为一种可实施方式，当下行通信命令commandtype为CMD0时，表示为寄存器写命令；当下行通信命令commandtype为CMD1时，表示为寄存器读命令；当下行通信命令为寄存器读命令时，下行通信协议格式包括下行通信命令commandtype、运算芯片地址destinationchipID、偏移地址offsetaddress以及CRC校验值。作为一种可实施方式，所述上行通信协议格式包括通信数据包类型returntype、运算芯片地址sourcechipID、偏移地址offsetaddress、返回数据包长度datalength、返回数据包内容以及CRC校验值。作为一种可实施方式，所述上行通信协议中的通信数据包的格式分为三种：pkt_type0：返回寄存器读值；pkt_type1：中断返回；以及pkt_type2：返回计算目标值。作为一种可实施方式，所述通信链路中的任意运算芯片，同时接收并缓存其下行发送给该运算芯片的通信数据和本运算芯片产生的运算数据，并按照预设顺序机制发送到上行的运算芯片中。作为一种可实施方式，所述控制芯片识别来自不同通信通道的通信数据，并控制运算任务均匀的发往各个通信链路。与现有技术相比，本技术方案具有以下优点：本专利技术提供的多运算芯片的多链式通信系统，利用控制芯片控制多个通信链路，且每个通信链路包括若干相互串联的运算芯片的相互独立的串联通信结构；使得控制芯片基于下行通信协议协调各通信链路的任务分配，并且基于上行通信协议接收各通信链路中的每个运算芯片的上行通信数据；从而具有的通信链路结构简单设计难度低，从而降低生产成本；同时依靠上下行通信协议，消除了单条通信链路中各个运算芯片的上下行通信数据的相互干扰，保证了每个运算芯片都能正确接收和发送数据，不同通信链路之间相互不影响，进一步增大了运算芯片的数量，提高系统运算性能。附图说明图1为本专利技术实施例一提供的多运算芯片的多链式通信系统的结构布局示意图。图中：1、控制芯片；11、通信通道；2、通信链路；21、运算芯片。具体实施方式以下结合附图，对本专利技术上述的和另外的技术特征和优点进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的部分实施例，而不是全部实施例。请参阅图1，本专利技术实施例一提供的多运算芯片的多链式通信系统，包括一个控制芯片1和若干通信链路2；控制芯片1包括与通信链路2对应连接的通信通道11，每个通信通道11均包括数据发送端dntx和数据接收端dnrx；每个通信链路2包括若干相互串联的运算芯片21；每个运算芯片21包括上行数据发送端uptx，上行数据接收端uprx，下行数据发送端dntx，下行数据接收端dnrx；在每个运算芯片21中：其上行数据发送端uptx连接于前一级运算芯片21的下行数据接收端dnrx；其上行数据接收端uprx连接于前一级运算芯片21的下行数据发送端dntx；其下行数据发送端dntx连接于后一级运算芯片21的上行数据接收端uprx；其下行数据接收端dnrx连接于后一级运算芯片21的上行数据发送端uptx；运算芯片21为距离控制芯片1最近的第一级运算芯片：其上行数据发送端uptx连接于对应通信通道11的数据接收端dnrx；其上行数据接收端uprx连接于对应通信通道11的数据发送端dntx；其下行数据发送端dntx连接于后一级运算芯片21的上行数据接收端uprx；其下行数据接收端dnrx连接于后一级运算芯片21的上行数据发送端uptx；运算芯片21为距离控制芯片1最远的第M级运算芯片：其上行数据发送端uptx连接于前一级运算芯片21的下行数据接收端dnrx；其上行数据接收端uprx连接于前一级运算芯片21的下行数据发送端dntx；本文档来自技高网...

【技术保护点】
1.一种多运算芯片的多链式通信系统，其特征在于，包括一个控制芯片和若干通信链路；所述控制芯片包括与所述通信链路对应连接的通信通道，每个所述通信通道均包括数据发送端dntx和数据接收端dnrx；每个所述通信链路包括若干相互串联的运算芯片；每个所述运算芯片包括上行数据发送端uptx，上行数据接收端uprx，下行数据发送端dntx，下行数据接收端dnrx；在每个所述运算芯片中：其上行数据发送端uptx连接于前一级运算芯片的下行数据接收端dnrx；其上行数据接收端uprx连接于前一级运算芯片的下行数据发送端dntx；其下行数据发送端dntx连接于后一级运算芯片的上行数据接收端uprx；其下行数据接收端dnrx连接于后一级运算芯片的上行数据发送端uptx；所述运算芯片为距离所述控制芯片最近的第一级运算芯片：其上行数据发送端uptx连接于对应所述通信通道的数据接收端dnrx；其上行数据接收端uprx连接于对应所述通信通道的数据发送端dntx；其下行数据发送端dntx连接于后一级运算芯片的上行数据接收端uprx；其下行数据接收端dnrx连接于后一级运算芯片的上行数据发送端uptx；所述运算芯片为距离所述控制芯片最远的第M级运算芯片：其上行数据发送端uptx连接于前一级运算芯片的下行数据接收端dnrx；其上行数据接收端uprx连接于前一级运算芯片的下行数据发送端dntx；其下行数据发送端dntx悬空；其下行数据接收端dnrx为无效；所述控制芯片通过数据发送端dntx基于预设下行通信协议发出下行通信数据，对每个通信链路的任务进行分配；所述控制芯片通过数据接收端dnrx，接收对应通信链路上的每个运算芯片发出的基于预设上行通信协议的上行通信数据。...

【技术特征摘要】
1.一种多运算芯片的多链式通信系统，其特征在于，包括一个控制芯片和若干通信链路；所述控制芯片包括与所述通信链路对应连接的通信通道，每个所述通信通道均包括数据发送端dntx和数据接收端dnrx；每个所述通信链路包括若干相互串联的运算芯片；每个所述运算芯片包括上行数据发送端uptx，上行数据接收端uprx，下行数据发送端dntx，下行数据接收端dnrx；在每个所述运算芯片中：其上行数据发送端uptx连接于前一级运算芯片的下行数据接收端dnrx；其上行数据接收端uprx连接于前一级运算芯片的下行数据发送端dntx；其下行数据发送端dntx连接于后一级运算芯片的上行数据接收端uprx；其下行数据接收端dnrx连接于后一级运算芯片的上行数据发送端uptx；所述运算芯片为距离所述控制芯片最近的第一级运算芯片：其上行数据发送端uptx连接于对应所述通信通道的数据接收端dnrx；其上行数据接收端uprx连接于对应所述通信通道的数据发送端dntx；其下行数据发送端dntx连接于后一级运算芯片的上行数据接收端uprx；其下行数据接收端dnrx连接于后一级运算芯片的上行数据发送端uptx；所述运算芯片为距离所述控制芯片最远的第M级运算芯片：其上行数据发送端uptx连接于前一级运算芯片的下行数据接收端dnrx；其上行数据接收端uprx连接于前一级运算芯片的下行数据发送端dntx；其下行数据发送端dntx悬空；其下行数据接收端dnrx为无效；所述控制芯片通过数据发送端dntx基于预设下行通信协议发出下行通信数据，对每个通信链路的任务进行分配；所述控制芯片通过数据接收端dnrx，接收对应通信链路上的每个运算芯片发出的基于预设上行通信协议的上行通信数据。2.如权利要求1所述的多运算芯片的多链式通信系统，其特征在于，所述控制芯片发出的下行通信数据，通过通信链路中相互串联运算芯片的下行数据发送端dntx和上行数据接收端uprx发送至指定的运算芯片中。3.如权利要求1所述的多运算芯片的多链式通信系统，其特征在于，所述控制芯片通过通信链路中相互串联运算芯片的上...

【专利技术属性】
技术研发人员：秦思林，
申请(专利权)人：杭州德旺信息技术有限公司，
类型：发明
国别省市：浙江,33