一种利用比较器抵御周期性噪声的真随机数发生器制造技术

本发明专利技术公开了一种利用比较器抵御周期性噪声的真随机数发生器，包括热噪声反相器、差分比较器、恒压源、可配置灵敏放大器、反馈单元和D触发器，将差分比较器正输入端和负输入端短接使差分比较器工作在共模模式从而抵御电源纹波和周期性噪声，亚稳态下热噪声反相器输出端的节点热噪声和共模模式下差分比较器的正输入端和负输入端的短接节点处的热噪声相叠加，经可配置灵敏放大器转化为逻辑1或逻辑0再由D触发器采样生成随机序列串行输出，反馈单元根据输出序列偏向性对可配置灵敏放大器进行反馈调节以补偿环境变化和工艺偏差；优点是输出序列随机性较高，功耗较低，且占用芯片I/O资源较少。

【技术实现步骤摘要】
一种利用比较器抵御周期性噪声的真随机数发生器
本专利技术涉及一种真随机数发生器，尤其是涉及一种利用比较器抵御周期性噪声的真随机数发生器利用比较器抵御周期性噪声的真随机数发生器。
技术介绍
物联网的快速发展使得对信息安全的要求越来越高，而高熵值随机数发生器作为信息安全的重要组成部分受到越来越多的关注。随机数发生器可分为伪随机数发生器(PseudoRandomNumberGenerator，PRNG)和真随机数发生器(TrueRandomNumberGenerator，TRNG)两大类。伪随机数发生器靠特定算法产生的输出序列尽管统计特性优良，但具有确定性和可预测等缺点，不适用于信息安全。真随机数发生器则通常选取热噪声、核衰变、宇宙辐射等随机物理现象作为熵源，生成的随机序列具有均匀性、独立性和不可预测性三大特点，适用于数据加密，得到了广泛的应用。文献(BaeSG,KimY,ParkY,etal.3-Gb/sHigh-SpeedTrueRandomNumberGeneratorUsingCommon-ModeOperatingComparatorandSamplingUncertaintyofDFlip-Flop[J].IEEEJournalofSolid-StateCircuits,2016,PP(99):1-6.)中公开了一种利用比较器抵御周期性噪声的真随机数发生器利用比较器抵御周期性噪声的真随机数发生器，其结构如图1所示。该真随机数发生器中，比较器的正输入端和负输入端短接，比较器的时钟端接外部电源VDD使其工作在共模模式从而抵御电源纹波和周期性噪声，偏置电路为比较器提供输入共模电平，偏置电路输出端噪声和比较器输入端噪声经比较器叠加并放大后，由slicer电路转换为逻辑0或1后再经D触发器采样获得随机序列输出。该真随机数发生器中比较器的第一级采用电流抵消技术实现的高增益差分放大器实现，第二级采用单端输出放大器实现但是，上述该真随机数发生器存在以下问题：一、偏置电路输出端噪声幅值小，难以被有效利用，从而造成随机序列随机性降低；二、比较器的第二级单端输出放大器为了实现高带宽需要提供大电流，造成功耗的浪费；三、Slicer结构需要手动调节，占用较多芯片I/O资源。
技术实现思路
本专利技术所要解决的技术问题是提供一种输出序列随机性较高，功耗较低，且占用芯片I/O资源较少的利用比较器抵御周期性噪声的真随机数发生器。本专利技术解决上述技术问题所采用的技术方案为：一种利用比较器抵御周期性噪声的真随机数发生器，包括热噪声反相器、差分比较器、恒压源、可配置灵敏放大器、反馈单元和D触发器；所述的差分比较器具有控制端、正输入端、负输入端、第一输出端和第二输出端，所述的D触发器具有时钟端、输入端和输出端，所述的可配置灵敏放大器具有时钟端、第一输入端、第二输入端、输出端、第一控制端、第二控制端、第三控制端、第四控制端、第五控制端、第六控制端、第七控制端、第八控制端、第九控制端和第十控制端，所述的反馈单元具有时钟端、输入端、第一输出端和第二输出端，所述的反馈单元的第一输出端用于输出第一个5位并行控制信号，所述的反馈单元的第二输出端用于输出第二个5位并行控制信号，所述的D触发器的输出端用于输出随机序列；所述的反馈单元的输入端和所述的D触发器的输出端连接，所述的D触发器的输入端和所述的可配置灵敏放大器的输出端连接，所述的反馈单元的时钟端和所述的D触发器的时钟端连接且其连接端为所述的真随机数发生器的第一时钟端，所述的真随机数发生器的第一时钟端接入第一时钟信号，所述的热噪声反相器的输入端、所述的热噪声反相器的输出端、所述的差分比较器的正输入端和所述的差分比较器的负输入端连接且其连接端为所述的真随机数发生器的输入端，所述的差分比较器的控制端和所述的恒压源的输出端连接，所述的恒压源为所述的差分比较器提供偏置电压，所述的差分比较器的第一输出端和所述的可配置灵敏放大器的第一输入端连接，所述的差分比较器的第二输出端和所述的可配置灵敏放大器的第二输入端连接，所述的可配置灵敏放大器的时钟端为所述的真随机数发生器的第二时钟端，所述的真随机数发生器的第二时钟端接入第二时钟信号，所述的第一时钟信号为所述的第二时钟信号延时四分之三周期后的延时信号，所述的可配置灵敏放大器的第一控制端接入第一个5位并行控制信号的第1位，所述的可配置灵敏放大器的第二控制端接入第一个5位并行控制信号的第2位，所述的可配置灵敏放大器的第三控制端接入第一个5位并行控制信号的第3位，所述的可配置灵敏放大器的第四控制端接入第一个5位并行控制信号的第4位，所述的可配置灵敏放大器的第五控制端接入第一个5位并行控制信号的第5位，所述的可配置灵敏放大器的第六控制端接入第二个5位并行控制信号的第1位，所述的可配置灵敏放大器的第七控制端接入第二个5位并行控制信号的第2位，所述的可配置灵敏放大器的第八控制端接入第二个5位并行控制信号的第3位，所述的可配置灵敏放大器的第九控制端接入第二个5位并行控制信号的第4位，所述的可配置灵敏放大器的第十控制端接入第二个5位并行控制信号的第5位；工作时，所述的差分比较器正输入端和负输入端短接在一起使所述的差分比较器工作在共模模式，所述的热噪声反相器输出端的节点热噪声和共模模式下所述的差分比较器的正输入端和负输入端的短接节点处的热噪声相叠加，经所述的可配置灵敏放大器转化为逻辑1或逻辑0再由所述的D触发器采样生成随机序列串行输出，所述的反馈单元在所述的第一时钟信号的控制下每个时钟周期从所述的D触发器的输出端读取1位输出序列并保存，然后每4时钟周期根据该4个时钟周期内读取保存的4位输出序列分别产生第一个5位并行控制信号和第二个5位并行控制信号来对所述的可配置灵敏放大器进行动态配置或动态监控：在动态配置阶段，所述的反馈单元生成第一个5位并行控制信号输入所述的可配置灵敏放大器的第一控制端、第二控制端、第三控制端、第四控制端和第五控制端，生成第二个5位并行控制信号输入所述的可配置灵敏放大器的第六控制端、第七控制端、第八控制端、第九控制端和第十控制端，使所述的灵敏放大器生成逻辑0和1的概率分别位于40％～60％之间，其中第一个5位并行控制信号用于控制所述的可配置灵敏放大器的输出端电位概率向0偏移，第一个5位并行控制信号越大，所述的可配置灵敏放大器的输出端的放电速度越快，此时所述的可配置灵敏放大器的输出端电位概率向0偏移，第二个5位并行控制信号用于控制所述的可配置灵敏放大器输出端电位概率向1偏移，第二个5位并行控制信号越大，所述的可配置灵敏放大器的输出端的放电速度越慢，此时所述的可配置灵敏放大器的输出端电位概率向1偏移，在动态配置阶段，每4个时钟周期所述的反馈单元对该4个时钟周期内读取存储的4位输出序列进行提取检测，根据该4位输出序列中0和1的偏向性对所述的灵敏放大器进行反馈调节，使所述的真随机数发生器工作在高熵值区域，当所述的反馈单元检测到4位输出序列中0和1分布为1010或0101的情况时，则第一个5位并行控制信号和第二个5位并行控制信号配置完成，第一个5位并行控制信号和第二个5位并行控制信号保持当前值不变，所述的反馈单元进入动态监控阶段，在动态监控阶段，所述的反馈单元检测所述的D触发本文档来自技高网...

【技术保护点】
1.一种利用比较器抵御周期性噪声的真随机数发生器，其特征在于包括热噪声反相器、差分比较器、恒压源、可配置灵敏放大器、反馈单元和D触发器；所述的差分比较器具有控制端、正输入端、负输入端、第一输出端和第二输出端，所述的D触发器具有时钟端、输入端和输出端，所述的可配置灵敏放大器具有时钟端、第一输入端、第二输入端、输出端、第一控制端、第二控制端、第三控制端、第四控制端、第五控制端、第六控制端、第七控制端、第八控制端、第九控制端和第十控制端，所述的反馈单元具有时钟端、输入端、第一输出端和第二输出端，所述的反馈单元的第一输出端用于输出第一个5位并行控制信号，所述的反馈单元的第二输出端用于输出第二个5位并行控制信号，所述的D触发器的输出端用于输出随机序列；所述的反馈单元的输入端和所述的D触发器的输出端连接，所述的D触发器的输入端和所述的可配置灵敏放大器的输出端连接，所述的反馈单元的时钟端和所述的D触发器的时钟端连接且其连接端为所述的真随机数发生器的第一时钟端，所述的真随机数发生器的第一时钟端接入第一时钟信号，所述的热噪声反相器的输入端、所述的热噪声反相器的输出端、所述的差分比较器的正输入端和所述的差分比较器的负输入端连接且其连接端为所述的真随机数发生器的输入端，所述的差分比较器的控制端和所述的恒压源的输出端连接，所述的恒压源为所述的差分比较器提供偏置电压，所述的差分比较器的第一输出端和所述的可配置灵敏放大器的第一输入端连接，所述的差分比较器的第二输出端和所述的可配置灵敏放大器的第二输入端连接，所述的可配置灵敏放大器的时钟端为所述的真随机数发生器的第二时钟端，所述的真随机数发生器的第二时钟端接入第二时钟信号，所述的第一时钟信号为所述的第二时钟信号延时四分之三周期后的延时信号，所述的可配置灵敏放大器的第一控制端接入第一个5位并行控制信号的第1位，所述的可配置灵敏放大器的第二控制端接入第一个5位并行控制信号的第2位，所述的可配置灵敏放大器的第三控制端接入第一个5位并行控制信号的第3位，所述的可配置灵敏放大器的第四控制端接入第一个5位并行控制信号的第4位，所述的可配置灵敏放大器的第五控制端接入第一个5位并行控制信号的第5位，所述的可配置灵敏放大器的第六控制端接入第二个5位并行控制信号的第1位，所述的可配置灵敏放大器的第七控制端接入第二个5位并行控制信号的第2位，所述的可配置灵敏放大器的第八控制端接入第二个5位并行控制信号的第3位，所述的可配置灵敏放大器的第九控制端接入第二个5位并行控制信号的第4位，所述的可配置灵敏放大器的第十控制端接入第二个5位并行控制信号的第5位；工作时，所述的差分比较器正输入端和负输入端短接在一起使所述的差分比较器工作在共模模式，所述的热噪声反相器输出端的节点热噪声和共模模式下所述的差分比较器的正输入端和负输入端的短接节点处的热噪声相叠加，经所述的可配置灵敏放大器转化为逻辑1或逻辑0再由所述的D触发器采样生成随机序列串行输出，所述的反馈单元在所述的第一时钟信号的控制下每个时钟周期从所述的D触发器的输出端读取1位输出序列并保存，然后每4时钟周期根据该4个时钟周期内读取保存的4位输出序列分别产生第一个5位并行控制信号和第二个5位并行控制信号来对所述的可配置灵敏放大器进行动态配置或动态监控：在动态配置阶段，所述的反馈单元生成第一个5位并行控制信号输入所述的可配置灵敏放大器的第一控制端、第二控制端、第三控制端、第四控制端和第五控制端，生成第二个5位并行控制信号输入所述的可配置灵敏放大器的第六控制端、第七控制端、第八控制端、第九控制端和第十控制端，使所述的灵敏放大器生成逻辑0和1的概率分别位于40％～60％之间，其中第一个5位并行控制信号用于控制所述的可配置灵敏放大器的输出端电位概率向0偏移，第一个5位并行控制信号越大，所述的可配置灵敏放大器的输出端的放电速度越快，此时所述的可配置灵敏放大器的输出端电位概率向0偏移，第二个5位并行控制信号用于控制所述的可配置灵敏放大器输出端电位概率向1偏移，第二个5位并行控制信号越大，所述的可配置灵敏放大器的输出端的放电速度越慢，此时所述的可配置灵敏放大器的输出端电位概率向1偏移，在动态配置阶段，每4个时钟周期所述的反馈单元对该4个时钟周期内读取存储的4位输出序列进行提取检测，根据该4位输出序列中0和1的偏向性对所述的灵敏放大器进行反馈调节，使所述的真随机数发生器工作在高熵值区域，当所述的反馈单元检测到4位输出序列中0和1分布为1010或0101的情况时，则第一个5位并行控制信号和第二个5位并行控制信号配置完成，第一个5位并行控制信号和第二个5位并行控制信号保持当前值不变，所述的反馈单元进入动态监控阶段，在动态监控阶段，所述的反馈单元检测所述的D触发器的输出序列是否因工作环境变化产生偏向性，每4个时钟周...

【技术特征摘要】
1.一种利用比较器抵御周期性噪声的真随机数发生器，其特征在于包括热噪声反相器、差分比较器、恒压源、可配置灵敏放大器、反馈单元和D触发器；所述的差分比较器具有控制端、正输入端、负输入端、第一输出端和第二输出端，所述的D触发器具有时钟端、输入端和输出端，所述的可配置灵敏放大器具有时钟端、第一输入端、第二输入端、输出端、第一控制端、第二控制端、第三控制端、第四控制端、第五控制端、第六控制端、第七控制端、第八控制端、第九控制端和第十控制端，所述的反馈单元具有时钟端、输入端、第一输出端和第二输出端，所述的反馈单元的第一输出端用于输出第一个5位并行控制信号，所述的反馈单元的第二输出端用于输出第二个5位并行控制信号，所述的D触发器的输出端用于输出随机序列；所述的反馈单元的输入端和所述的D触发器的输出端连接，所述的D触发器的输入端和所述的可配置灵敏放大器的输出端连接，所述的反馈单元的时钟端和所述的D触发器的时钟端连接且其连接端为所述的真随机数发生器的第一时钟端，所述的真随机数发生器的第一时钟端接入第一时钟信号，所述的热噪声反相器的输入端、所述的热噪声反相器的输出端、所述的差分比较器的正输入端和所述的差分比较器的负输入端连接且其连接端为所述的真随机数发生器的输入端，所述的差分比较器的控制端和所述的恒压源的输出端连接，所述的恒压源为所述的差分比较器提供偏置电压，所述的差分比较器的第一输出端和所述的可配置灵敏放大器的第一输入端连接，所述的差分比较器的第二输出端和所述的可配置灵敏放大器的第二输入端连接，所述的可配置灵敏放大器的时钟端为所述的真随机数发生器的第二时钟端，所述的真随机数发生器的第二时钟端接入第二时钟信号，所述的第一时钟信号为所述的第二时钟信号延时四分之三周期后的延时信号，所述的可配置灵敏放大器的第一控制端接入第一个5位并行控制信号的第1位，所述的可配置灵敏放大器的第二控制端接入第一个5位并行控制信号的第2位，所述的可配置灵敏放大器的第三控制端接入第一个5位并行控制信号的第3位，所述的可配置灵敏放大器的第四控制端接入第一个5位并行控制信号的第4位，所述的可配置灵敏放大器的第五控制端接入第一个5位并行控制信号的第5位，所述的可配置灵敏放大器的第六控制端接入第二个5位并行控制信号的第1位，所述的可配置灵敏放大器的第七控制端接入第二个5位并行控制信号的第2位，所述的可配置灵敏放大器的第八控制端接入第二个5位并行控制信号的第3位，所述的可配置灵敏放大器的第九控制端接入第二个5位并行控制信号的第4位，所述的可配置灵敏放大器的第十控制端接入第二个5位并行控制信号的第5位；工作时，所述的差分比较器正输入端和负输入端短接在一起使所述的差分比较器工作在共模模式，所述的热噪声反相器输出端的节点热噪声和共模模式下所述的差分比较器的正输入端和负输入端的短接节点处的热噪声相叠加，经所述的可配置灵敏放大器转化为逻辑1或逻辑0再由所述的D触发器采样生成随机序列串行输出，所述的反馈单元在所述的第一时钟信号的控制下每个时钟周期从所述的D触发器的输出端读取1位输出序列并保存，然后每4时钟周期根据该4个时钟周期内读取保存的4位输出序列分别产生第一个5位并行控制信号和第二个5位并行控制信号来对所述的可配置灵敏放大器进行动态配置或动态监控：在动态配置阶段，所述的反馈单元生成第一个5位并行控制信号输入所述的可配置灵敏放大器的第一控制端、第二控制端、第三控制端、第四控制端和第五控制端，生成第二个5位并行控制信号输入所述的可配置灵敏放大器的第六控制端、第七控制端、第八控制端、第九控制端和第十控制端，使所述的灵敏放大器生成逻辑0和1的概率分别位于40％～60％之间，其中第一个5位并行控制信号用于控制所述的可配置灵敏放大器的输出端电位概率向0偏移，第一个5位并行控制信号越大，所述的可配置灵敏放大器的输出端的放电速度越快，此时所述的可配置灵敏放大器的输出端电位概率向0偏移，第二个5位并行控制信号用于控制所述的可配置灵敏放大器输出端电位概率向1偏移，第二个5位并行控制信号越大，所述的可配置灵敏放大器的输出端的放电速度越慢，此时所述的可配置灵敏放大器的输出端电位概率向1偏移，在动态配置阶段，每4个时钟周期所述的反馈单元对该4个时钟周期内读取存储的4位输出序列进行提取检测，根据该4位输出序列中0和1的偏向性对所述的灵敏放大器进行反馈调节，使所述的真随机数发生器工作在高熵值区域，当所述的反馈单元检测到4位输出序列中0和1分布为1010或0101的情况时，则第一个5位并行控制信号和第二个5位并行控制信号配置完成，第一个5位并行控制信号和第二个5位并行控制信号保持当前值不变，所述的反馈单元进入动态监控阶段，在动态监控阶段，所述的反馈单元检测所述的D触发器的输出序列是否因工作环境变化产生偏向性，每4个时钟周期所述的反馈单元对该4个时钟周期内读取存储的4位输出序列进行提取检测，当检测到连续的12个时钟周期其内读取存储的输出序列中连续出现12个1或0时，则判断输出序列失去随机性，此时前一动态配置阶段最终配置得到的第一个5位并行控制信号和第二个5位并行控制信号已不适用于当前工作环境，所述的反馈单元再次进入动态配置阶段，否则，所述的反馈单元维持在当前动态监控阶段，第一个5位并行控制信号和第二个5位并行控制信号保持当前值不变。2.根据权利要求1一种利用比较器抵御周期性噪声的真随机数发生器，其特征在于所述的热噪声反相器包括第一PMOS管、第一NMOS管、第一电阻和第二电阻；所述的第一电阻的一端接入电源，所述的第一电阻的另一端和所述的第一PMOS管的源极连接，所述的第一PMOS管的栅极和所述的第一NMOS管的栅极连接且其连接端为所述的热噪声反相器的输入端，所述的第一PMOS管的漏极和所述的第一NMOS管的漏极连接且其连接端为所述的热噪声反相器的输出端，所述的第一NMOS管的源极和所述的第二电阻的一端连接，所述的第二电阻的另一端接地。3.根据权利要求1一种利用...

【专利技术属性】
技术研发人员：汪鹏君，李桢，陈伟伟，张会红，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江,33