进行存取管理的方法、记忆装置、电子装置和其控制器制造方法及图纸

本发明专利技术公开了一种记忆装置中存取管理的方法、相关的记忆装置及其控制器以及相关的电子装置。所述方法包括：从主装置接收主装置指令和逻辑地址；进行检查操作以取得检查结果，以判断是否将逻辑‑实体表从非挥发性存储器加载到所述记忆装置的随机存取存储器；从非挥发性存储器读取所述目标数据和相关的元数据，其中，当进行从非挥发性存储器读取所述目标数据时，所述逻辑‑实体表的最新版本在所述随机存取存储器中是可得的；以及检查元数据内的记录逻辑地址和自主装置接收的逻辑地址是否彼此相等，以控制是否将目标数据发送到主装置。本发明专利技术能确保记忆装置在各种情况下正常运作，且本发明专利技术的数据存取机制可实现效能优化、高安全性、预算控制等目标。

【技术实现步骤摘要】
进行存取管理的方法、记忆装置、电子装置和其控制器
本专利技术涉及存储器控制，尤其涉及一种用以在记忆装置中进行存取管理的方法、相关记忆装置及其控制器以及相关电子装置。
技术介绍
近年来由于存储器的技术不断地发展，各种可携式或非可携式记忆装置(例如分别符合安全数字(SecureDigital,SD)/多媒体记忆卡(MultimediaCard,MMC)、小型快速(compactflash,CF)、记忆棒(memorystick,MS)以及极度数字图像(ExtremeDigital-PictureCard,XD-card)规范的记忆卡或符合通用闪存存储(UniversalFlashStorage,UFS)与嵌入式多媒体记忆卡(embeddedmultimediacard,EMMC)的规格的嵌入式记忆装置)被广泛地实施于诸多应用中。因此，这些记忆装置中的存储器的存取控制遂成为相当热门的议题。以常用的与非门(NAND)型闪存而言，其可包括单阶细胞(singlelevelcell,SLC)和多阶细胞(multiplelevelcell,MLC)闪存。在单阶细胞闪存中，用作存储单元的每个晶体管可以具有分别用以表示逻辑值0和1的两个电荷值中的任何一个。而多阶细胞闪存中用作存储单元的每个晶体管的存储能力则可被充分利用，其中晶体管可由比单阶细胞闪存中的电压高的电压驱动，并且可以利用不同的电压位准来记录至少两位(例如00,01,11或10)的信息。理论上，多阶细胞闪存的记录密度可达到单阶细胞闪存的记录密度的至少两倍，因此是NAND型闪存的制造商所偏好的。相较于单阶细胞闪存，多阶细胞闪存的较低成本和较大容量意味着它更可能被采用于记忆装置中。然而，多阶细胞闪存确实存在不稳定性的问题。为了确保记忆装置中闪存的存取控制符合相关规范，闪存的控制器通常备有某些管理机制以妥善地管理数据的存取。具备上述管理机制的记忆装置仍然有不足之处。例如，所述多个记忆装置的其中之一可包括用于缓冲、管理等的随机存取存储器(randomaccessmemory)，并且由于预算控制，所述随机存取存储器的存储容量通常不足。现有技术中尝试修正所述问题，但可能引入进一步的问题(例如副作用)。因此，需要具有强健的数据存取机制的新颖存储器存取设计，以保证记忆装置能分别在各种情况下正确操作。
技术实现思路
本专利技术的一目的是公开一种用于在一记忆装置中进行存取管理的一方法、相关的记忆装置及其控制器和相关的电子装置，以解决上述问题。本专利技术的另一个目的是公开一种用于在一记忆装置中进行存取管理的一方法、相关的记忆装置及其控制器和相关的电子装置，以确保记忆装置能分别在各种情况下正确操作。本专利技术的又一个目的是公开一种用于在一记忆装置中进行存取管理的一方法、相关的记忆装置及其控制器和相关的电子装置，以在不引入现有技术问题的情况下以没有任何副作用或不太可能引入副作用的方式解决现有技术问题。本专利技术的至少一实施例公开一种用于在记忆装置中进行存取管理的方法。记忆装置可包括非挥发性存储器，并且非挥发性存储器可包括至少一非挥发性存储器组件(例如，一个或多个非挥发性存储器组件)。所述方法可包括：从一主装置(hostdevice)接收一主装置指令和一逻辑地址，其中所述主装置指令是一读取指令，并且所述主装置指令和所述逻辑地址的组合指出用以存取目标数据的一请求，且所述目标数据对应于来自所述非挥发性存储器的所述逻辑地址；关于用以存取对应至来自所述非挥发性存储器的所述逻辑地址的目标数据的所述请求，进行一检查操作以取得一检查结果，以供判断是否将一逻辑-实体(logical-to-physical,L2P)表从所述非挥发性存储器加载(load)到所述记忆装置的一随机存取存储器(randomaccessmemory,RAM)，其中所述逻辑-实体表包括用于存取所述目标数据的地址映射信息；从所述非挥发性存储器读取所述目标数据和相关的元数据，其中，当进行从所述非挥发性存储器读取所述目标数据时，所述逻辑-实体表的一最新版本在所述随机存取存储器中是可得的(available)；以及检查所述元数据内的一记录逻辑地址和从所述主装置接收的所述逻辑地址是否相等，以控制是否将所述目标数据发送到所述主装置。除了上述方法之外，本专利技术还公开了一种记忆装置，并且所述记忆装置包括一非挥发性存储器和一控制器。所述非挥发性存储器是用以存储信息，其中所述非挥发性存储器可以包括至少一非挥发性存储器组件(例如，一个或多个非挥发性存储器组件)。所述控制器耦接至所述非挥发性存储器，并且所述控制器是用以控制所述记忆装置的操作。另外，所述控制器包括一处理电路，其是用以根据来自一主装置的多个主装置指令来控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器。例如，控制器从所述主装置接收一主装置指令和一逻辑地址，其中所述主装置指令是一读取指令，并且所述主装置指令和所述逻辑地址的组合指出用以存取目标数据的一请求，且所述目标数据对应于来自所述非挥发性存储器的所述逻辑地址；关于用以存取对应至来自所述非挥发性存储器的所述逻辑地址的目标数据的所述请求，所述控制器进行一检查操作以取得一检查结果，以供判断是否将一逻辑-实体表从所述非挥发性存储器加载至所述记忆装置的一随机存取存储器，其中所述逻辑-实体表包括用于存取所述目标数据的地址映射信息；所述控制器从所述非挥发性存储器读取所述目标数据和相关的元数据，其中，当进行从所述非挥发性存储器读取所述目标数据时，所述逻辑-实体表的一最新版本在所述随机存取存储器中是可得的；并且所述控制器检查所述元数据内的一记录逻辑地址和从所述主装置接收的所述逻辑地址是否相等，以控制是否将所述目标数据发送到所述主装置。根据某些实施例，本专利技术另外公开了一相关电子装置。所述电子装置可以包括上述记忆装置，并且可还包括：耦接至所述记忆装置的所述主装置。所述主装置可包括：至少一处理器，其中所述至少一处理器是用以控制所述主装置的操作；以及耦接到所述至少一处理器的一电源供应电路，其中所述电源供应电路是用以提供电源予所述至少一处理器和所述记忆装置。另外，所述记忆装置可提供存储空间给所述主装置。除了上述方法之外，本专利技术还公开了一种记忆装置的一控制器，其中所述记忆装置包括所述控制器和一非挥发性存储器。所述非挥发性存储器可包括至少一非挥发性存储器组件(例如，一个或多个非挥发性存储器组件)。另外，所述控制器包括一处理电路，其是用以根据来自一主装置的多个主装置指令来控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器。例如，所述控制器从所述主装置接收一主装置指令和一逻辑地址，其中所述主装置指令是一读取指令，并且所述主装置指令和所述逻辑地址的组合指出用以存取目标数据的一请求，且所述目标数据对应于来自所述非挥发性存储器的所述逻辑地址；关于用以存取对应至来自所述非挥发性存储器的所述逻辑地址的目标数据的所述请求，所述控制器进行一检查操作以取得一检查结果，以供判断是否将一逻辑-实体表从所述非挥发性存储器加载至所述记忆装置的一随机存取存储器，其中所述逻辑-实体表包括用于存取所述目标数据的地址映射信息；所述控制器从所述非挥发性存储器读取所述目标数据和相关的元数据，本文档来自技高网...

【技术保护点】
1.一种用于在记忆装置中进行存取管理的方法，所述记忆装置包括非挥发性存储器，所述非挥发性存储器包括至少一非挥发性存储器组件，所述方法的特征在于，包括：从一主装置接收一主装置指令和一逻辑地址，其中所述主装置指令是一读取指令，且所述主装置指令和所述逻辑地址的一组合指出用以存取目标数据的一请求，且所述目标数据对应于来自所述非挥发性存储器的所述逻辑地址；关于用以存取对应于来自所述非挥发性存储器的所述逻辑地址的所述目标数据的所述请求，进行一检查操作以取得一检查结果，以供判断是否将一逻辑‑实体表从所述非挥发性存储器加载到所述记忆装置的一随机存取存储器，其中所述逻辑‑实体表包括用于存取所述目标数据的地址映射信息；从所述非挥发性存储器读取所述目标数据和相关的元数据，其中，当进行从所述非挥发性存储器读取所述目标数据时，所述逻辑‑实体表的一最新版本在所述随机存取存储器中为可得的；以及检查所述元数据内的一记录逻辑地址和自所述主装置接收的所述逻辑地址是否彼此相等，以控制是否将所述目标数据发送到所述主装置。

【技术特征摘要】
2017.10.06 US 62/568,797;2018.01.01 US 15/859,7121.一种用于在记忆装置中进行存取管理的方法，所述记忆装置包括非挥发性存储器，所述非挥发性存储器包括至少一非挥发性存储器组件，所述方法的特征在于，包括：从一主装置接收一主装置指令和一逻辑地址，其中所述主装置指令是一读取指令，且所述主装置指令和所述逻辑地址的一组合指出用以存取目标数据的一请求，且所述目标数据对应于来自所述非挥发性存储器的所述逻辑地址；关于用以存取对应于来自所述非挥发性存储器的所述逻辑地址的所述目标数据的所述请求，进行一检查操作以取得一检查结果，以供判断是否将一逻辑-实体表从所述非挥发性存储器加载到所述记忆装置的一随机存取存储器，其中所述逻辑-实体表包括用于存取所述目标数据的地址映射信息；从所述非挥发性存储器读取所述目标数据和相关的元数据，其中，当进行从所述非挥发性存储器读取所述目标数据时，所述逻辑-实体表的一最新版本在所述随机存取存储器中为可得的；以及检查所述元数据内的一记录逻辑地址和自所述主装置接收的所述逻辑地址是否彼此相等，以控制是否将所述目标数据发送到所述主装置。2.如权利要求1所述的方法，其特征在于，所述方法还包括：当所述元数据内的所述记录逻辑地址与自所述主装置接收的所述逻辑地址彼此相同时，将所述目标数据发送到所述主装置。3.如权利要求1所述的方法，其特征在于，所述方法还包括：当所述元数据内的所述记录逻辑地址与自所述主装置接收的所述逻辑地址不相等时，防止所述主装置存取所述目标数据。4.如权利要求1所述的方法，其特征在于，所述方法还包括：当所述元数据内的所述记录逻辑地址与自所述主装置接收的所述逻辑地址彼此相同时，将所述目标数据发送给所述主装置，否则，防止所述主装置存取所述目标数据。5.如权利要求1所述的方法，其特征在于，所述方法还包括：向所述主装置发送所述记忆装置的一组内部映射信息以作为主机拥有信息，以供增强所述记忆装置的效能，其中所述组内部映射信息是有关于将逻辑地址映射到所述非挥发性存储器的实体地址；其中自所述主装置接收所述主装置指令和所述逻辑地址的步骤包括：在将所述记忆装置的所述组内部映射信息发送到所述主装置以作为所述主机拥有信息之后，自所述主装置接收所述主装置指令、所述逻辑地址和映射信息，其中所述映射信息是有关于将所述逻辑地址映射到所述非挥发性存储器的一实体地址。6.如权利要求5所述的方法，其特征在于，所述映射信息被接收作为所述主机拥有信息的至少一部分。7.如权利要求5所述的方法，其特征在于，所述主装置向所述记忆装置发送所述映射信息，以供引导所述记忆装置根据所述映射信息存取所述目标数据。8.如权利要求5所述的方法，其特征在于，当所述实体地址指向所述目标数据时，所述元数据内的所述记录逻辑地址与自所述主装置接收的所述逻辑地址彼此等同。9.如权利要求8所述的方法，其特征在于，当所述实体地址不指向所述目标数据时，所述元数据内的所述记录逻辑地址与自所述主装置接收的所述逻辑地址不相等。10.如权利要求5所述的方法，其特征在于，当所述实体地址不指向所述目标数据时，所述元数据内的所述记录逻辑地址与自所述主装置接收的所述逻辑地址不相等。11.如权利要求1所述的方法，其特征在于，所述方法还包括：在自所述主装置接收到所述主装置指令和所述逻辑地址之前，将所述目标数据写入对应于所述逻辑地址的一实体页中，并将所述目标数据的所述记录逻辑地址记录在所述实体页中；其中从所述非挥发性存储器读取所述目标数据和相关的元数据的步骤包括：从所述实体页读取所述目标数据和所述元数据，并且自所述元数据取得所述目标数据的所述记录逻辑地址。12.一种记忆装置，其特征在于，包括：一非挥发性存储器，用以存储信息，其中所述非挥发性存储器包括至少一非挥发性存储器组件；以及一控制器，耦接至所述非挥发性存储器并用以控制所述记忆装置的操作，其中所述控制器包括：一处理电路，用以根据来自一主装置的多个主装置指令来控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器，其中：所述控制器自所述主装置接收一主装置指令和一逻辑地址，其中所述主装置指令是一读取指令，并且所述主装置指令和所述逻辑地址的一组合指...

【专利技术属性】
技术研发人员：梁嘉旂，李介豪，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾,71