本发明专利技术提供的一种相控阵导引头数字波束形成处理器，包括光纤接口FPGA处理板、双DSP处理板，所述的光纤接口FPGA处理板、双DSP处理板分别对外与SRIO交换机连接，光纤接口FPGA处理板与双DSP处理板通过VPX背板相互连接，采用光纤模块和FPGA的MGT收发器实现超大带宽基带预处理后数据的高可靠性光纤传输，28路接收，16路发送，在充分合理利用FPGA和DSP的硬件资源的前提下，能满足大阵列下自适应数字波束形成计算复杂度及实时处理要求，通过软件灵活编程扩展产品的功能，实现了模块软件化。
【技术实现步骤摘要】
一种模板相控阵导引头数字波束形成处理器
本专利技术涉及一种相控阵导引头数字波束形成处理器。
技术介绍
相控阵导引头数字波束形成处理器(DBF处理器)主要完成接收中频预处理的全阵回波数据，计算数字波束形成权重系数并送给波控器，然后接收预处理板一级波束合成数据进行二级数字波束形成，并将产生的和、差波束送给信号处理器，等待目标搜索、信息提取等处理，类似功能的数字波束形成处理器一般根据导引头的尺寸大小设计结构腔体，其内部电路取决于产品供电接口要求、接口数据要求及运算处理要求进行设计。该情况造成同一尺寸量级的各型号相控阵导引头不能相互兼容使用同一规格的数字波束形成器，无法满足降低武器研发成本，缩短武器研发周期和简化武器系统研制流程的要求。
技术实现思路
为解决上述技术问题，本专利技术提供了一种相控阵导引头数字波束形成处理器。本专利技术通过以下技术方案得以实现。本专利技术提供的一种相控阵导引头数字波束形成处理器，包括光纤接口FPGA处理板、双DSP处理板，所述的光纤接口FPGA处理板与双DSP处理板通过VPX背板相互连接。所述光纤接口FPGA处理板包括高集成度光纤收发模块、V7系列高性能FPGA、2GBDDR3内存等，所述V7系列FPGA分别与高集成度光纤收发模块、2GBDDR3内存等连接，所述高集成度光纤收发模块包括两块QXQ850M06GR-W型号12通道集成接收光纤模块、一块QXQ850M06GT-W型号12通道集成发射光纤模块、一块QXQ850M06G-W型号四发四收集成光纤模块，三种模块共同组成28路光纤接收通路和16路光纤发射通路，所述的V7系列高性能FPGA是型号是XC7V690T，所述2GBDDR3内存用于满足FPGA高速处理数据存储与读取，光纤接口FPGA处理板通过28路光纤接收宽带通道一级波束形成后的和差波束，以及窄带通道的基带数据，完成宽带和差波束合成以及窄带搜索和窄带跟踪波束的自适应波束形成，波束形成结果传送信号处理器。所述双DSP处理板包括TMS320C6678芯片、4GBDDR3内存、NORflash、Spartan-3XC3S200AN、EEPROM、RJ-45网络接口等，所述TMS320C6678芯片分别与NORflash、4GBDDR3、XC3S200AN、EEPROM等连接，TMS320C6678芯片根据每个阵元接收数据计算协方差矩阵，利用协方差矩阵计算权重，由于阵列规模为172个阵元，协方差矩阵规模为172X172，为了能够实时计算权重系数，采用多核并行处理方式，4GBDDR3内存满足DSP高速处理数据存储与读取，NORflash用于存放数据，XC3S200AN用于控制DSP上电顺序，EEPROM用于加载DSP的程序，RJ-45网络接口作为调试和测试接口使用，双DSP处理板接收信号处理器送来的搜索和跟踪波束指向信息，完成宽带和窄带的自适应和差波束权重系数计算，传送给光纤接口FPGA处理板完成波束形成。本专利技术的有益效果在于：采用光纤模块和FPGA的MGT收发器实现超大带宽基带预处理后数据的高可靠性光纤传输，28路接收，16路发送，在充分合理利用FPGA和DSP的硬件资源的前提下，能满足大阵列下自适应数字波束形成计算复杂度及实时处理要求，通过软件灵活编程扩展产品的功能，实现了模块软件化。附图说明图1是本专利技术的工作原理流程图；图2是本专利技术的结构框图。具体实施方式下面进一步描述本专利技术的技术方案，但要求保护的范围并不局限于所述。一种相控阵导引头数字波束形成处理器，包括光纤接口FPGA处理板、双DSP处理板，所述的光纤接口FPGA处理板与双DSP处理板通过VPX背板相互连接。所述光纤接口FPGA处理板包括高集成度光纤收发模块、V7系列高性能FPGA、2GBDDR3内存等，所述V7系列FPGA分别与高集成度光纤收发模块、2GBDDR3内存等连接，所述高集成度光纤收发模块包括两块QXQ850M06GR-W型号12通道集成接收光纤模块、一块QXQ850M06GT-W型号12通道集成发射光纤模块、一块QXQ850M06G-W型号四发四收集成光纤模块，三种模块共同组成28路光纤接收通路和16路光纤发射通路，所述的V7系列高性能FPGA是型号是XC7V690T，所述2GBDDR3内存用于满足FPGA高速处理数据存储与读取，光纤接口FPGA处理板通过28路光纤接收宽带通道一级波束形成后的和差波束，以及窄带通道的基带数据，完成宽带和差波束合成以及窄带搜索和窄带跟踪波束的自适应波束形成，波束形成结果传送信号处理器。所述双DSP处理板包括TMS320C6678芯片、4GBDDR3内存、NORflash、Spartan-3XC3S200AN、EEPROM、RJ-45网络接口等，所述TMS320C6678芯片分别与NORflash、4GBDDR3内存、XC3S200AN、EEPROM等连接，TMS320C6678芯片根据每个阵元接收数据计算协方差矩阵，利用协方差矩阵计算权重，由于阵列规模为172个阵元，协方差矩阵规模为172X172，为了能够实时计算权重系数，采用多核并行处理方式，4GBDDR3内存满足DSP高速处理数据存储与读取，NORflash用于存放数据，XC3S200AN用于控制DSP上电顺序，EEPROM用于加载DSP的程序，RJ-45网络接口作为调试和测试接口使用，双DSP处理板接收信号处理器送来的搜索和跟踪波束指向信息，完成宽带和窄带的自适应和差波束权重系数计算，传送给光纤接口FPGA处理板完成波束形成。所述光纤接口FPGA处理板、双DSP处理板对外引出SRIO接口至SRIO交换机，通过配置SRIO交换机，实现光纤接口FPGA处理板、双DSP处理板与相控阵导引头其它处理器之间数据的快速交互。工作原理：开机后DBF处理器处于休眠或者测试状态，按照信号处理器送来的各种初始化指令完成初始化工作，包括自检复位(获取V7-FPGA、TMS320C6678芯片及其外围电路以及14块中频采样和预处理电路的工作状态等)、参数预置等，DBF处理器完成相应功能后，给信号处理器发送响应帧。DBF处理器收到通道校准指令后通过14块中频采样和预处理电路将采集的若干快拍的172通道(宽带和窄带)基带数据读入TMS320C6678芯片，分别进行通道幅相误差的计算并将该组幅相误差存储在TMS320C6678芯片的内存中用于基带数据和权重系数补偿，并给信号处理器上报通道不一致数据。当DBF处理器接收到信号处理器送来的工作指令后，进入正常工作状态，根据实际的工作模式、预先定义的时序关系以及信号处理器实时送来的波束指向指令和波控指令完成宽带和窄带通道的自适应权重系数计算以及同时和差波束的形成，完成波控指令和各种宽带和差波束的权重系数通过光纤上传给14块中频采样与预处理电路并将宽带和窄带波束形成的结果传送至信号处理器。本文档来自技高网...
【技术保护点】
1.一种相控阵导引头数字波束形成处理器，包括光纤接口FPGA处理板、双DSP处理板，其特征在于：光纤接口FPGA处理板与双DSP处理板通过VPX背板相互连接。
【技术特征摘要】
1.一种相控阵导引头数字波束形成处理器，包括光纤接口FPGA处理板、双DSP处理板，其特征在于：光纤接口FPGA处理板与双DSP处理板通过VPX背板相互连接。2.如权利要求1所述的一种相控阵导引头数字波束形成处理器，其特征在于：所述光纤接口FPGA处理板包括高集成度光纤收发模块、V7系列高性能FPGA、2GBDDR3内存等，所述V7系列FGPA分别与高集成度光纤收发模块、2GBDDR3内存等连接。3.如权利要求1所述的一种相控阵导引头数字波束形成处理器，其特征在于：所述双DSP处...
【专利技术属性】
技术研发人员：简俊，
申请(专利权)人：贵州航天电子科技有限公司，
类型：发明
国别省市：贵州,52
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。