一种改善多路突发信号接收性能的伪码设计方法技术

技术编号:20850820 阅读:29 留言:0更新日期:2019-04-13 09:43
本发明专利技术公开了一种改善多路突发信号接收性能的伪码设计方法,包括:生成主扩频码,并存储在RAM1中;生成副扩频码,并存储在RAM2中;在每个主扩频码周期结束部分插入若干个码片的副扩频码序列,得到变周期伪码;其中,在每个主扩频码周期结束部分插入的副扩频码长度满足公差为d的等差数列。本发明专利技术解决了报文通信接收机接收多个不同用户周期模糊的问题,极大降低报文通信接收机不同入站信号发生3个chip的碰撞概率,提高入站信号成功的概率,同时多用户间码分多址抑制能力得到极大地提高。

【技术实现步骤摘要】
一种改善多路突发信号接收性能的伪码设计方法
本专利技术属于扩频通信
,尤其涉及一种改善多路突发信号接收性能的伪码设计方法。
技术介绍
报文通信接收机可以同时接收多路报文通信信号。报文通信接收机接收到报文通信信号,该过程称为信号入站;当报文通信信号入站时,报文通信接收机首先根据同步头伪码完成入站信号的捕获,然后根据帧头巴克码的起始位置完成信号同步,再进行译码与解帧,提取报文通信的内容。所以,根据同步头伪码完成信号捕获是报文通信接收机设计非常重要的环节,同步头伪码的性能直接决定了报文通信接收机的捕获性能,选择性能优异的伪码可以提高入站信号的接收性能。在本说明书中,核心部分为同步头部分的伪码设计。扩频通信中伪码按周期划分,包括周期性伪码与非周期伪码。周期伪码包括m序列,gold码等。非周期伪码包括GPS采用的P码,伪码的周期较长。扩频码序列的特性直接影响扩频通信系统的性能。在信号体制设计时,根据项目需求,从安全性、可实现性、抗干扰能力与多址能力等方面选择合适的伪码形式。伪码的周期直接影响信号的捕获时间,伪码周期越长,抗干扰能力越强,安全性越高,捕获时间越久。报文通信接收机接收的信号较弱且捕获的同步头长度较短,同步头伪码周期尽可能的缩短,以满足多路突发信号的快速捕获。同时,多路报文信号同步头伪码的互相关要小,降低捕获虚惊概率。当前报文通信信号的同步头伪码采用恒周期设计方式,即同步头伪码序列具有周期性,同步头伪码只有主扩频码组成,伪码序列为m序列,伪码周期长度为1023。报文通信接收机根据时分原理完成同步头的捕获。然而,通过上述方法进行信号同步存在如下问题:由于同步头伪码的周期性,不同用户的报文通信信号到达报文通信接收机时需要满足同步头伪码大于3个chip,才能被捕获接收。如果不同用户入站信号发生3个chip碰撞,当前报文通信入站的策略为舍弃小功率用户。同时,不同用户间大小信号功率需小于12dB可以被报文通信接收机接收,大于该范围,不同用户间多址干扰严重,严重影响报文通信接收机的接收性能。对相关文献和专利进行检索,《一种改善若信号捕获性能的伪码设计》文献提出了各个用户采用长度不相同的伪码,并且各个用户的长度满足互质的要求。这种非等长伪码作为伪码设计的思路,实现了伪码码长和互相关性能的折中设计,从而提高了断码码长在弱信号环境下的捕获灵敏度。在工程应用中,每个用户单独使用一套伪码,需要针对每个用户进行捕获,不能采用一次捕获运算完成多个用户的捕获计算,需要较多的资源和较长的计算时间,对于多用户突发系统并不适用。在专利库中进行搜索,关于伪码的生成多集中于长码的设计,目前没有本专利涉及的变周期伪码的设计。
技术实现思路
本专利技术的技术解决问题:克服现有技术的不足,提供一种改善多路突发信号接收性能的伪码设计方法,解决了报文通信接收机接收多个不同用户周期模糊的问题,同时极大地提高了多用户间码分多址抑制能力。为了解决上述技术问题,本专利技术公开了一种改善多路突发信号接收性能的伪码设计方法,包括:生成主扩频码,并存储在RAM1中;生成副扩频码,并存储在RAM2中;在每个主扩频码周期结束部分插入若干个码片的副扩频码序列,得到变周期伪码;其中,在每个主扩频码周期结束部分插入的副扩频码序列的长度满足公差为d的等差数列。在上述改善多路突发信号接收性能的伪码设计方法中,生成主扩频码,并存储在RAM1中,包括:根据产生伪码多项式与伪码初相,生成伪码速率为XMHz的主扩频码,产生伪码码片的个数为N1个,存储在RAM1中,存储的地址为0到N1-1。在上述改善多路突发信号接收性能的伪码设计方法中,生成副扩频码,并存储在RAM2中,包括:根据产生伪码多项式与伪码初相,生成伪码速率为XMHz的副扩频码,产生伪码码片的个数为d×(1+N2)×N2/2个,存储在RAM2中,存储的地址为0到d×(1+N2)×N2/2-1;其中,N2表示主扩频码周期个数。在上述改善多路突发信号接收性能的伪码设计方法中,在每个主扩频码周期结束部分插入若干个码片的副扩频码序列,得到变周期伪码,包括:对RAM1和RAM2进行初始化;从RAM1中读取主扩频码,读取地址为0到N1-1;从RAM2中读取副扩频码,读取地址为:(k-1)×k×d/2到(k+1)×d×k/2-1;其中,k表示主扩频码读取周期个数;将读取的副扩频码插入到读取的每个主扩频码的周期结束部分,得到变周期伪码。在上述改善多路突发信号接收性能的伪码设计方法中,对RAM1和RAM2进行初始化,包括:将RAM1和RAM2读取地址初始化为0,将主扩频码读取周期个数k初始化为1。在上述改善多路突发信号接收性能的伪码设计方法中,以时钟XMHz组读取存储在在RAM1中的主扩频码,读取个数为N1,读取地址为0到N1-1;以时钟XMHz组读取存储在在RAM2中的副扩频码,读取个数为k×d个,读取地址为(k-1)×k×d/2到(k+1)×d×k/2-1;将读取的副扩频码插入读取的主扩频码尾部;判断读取的主扩频码个数k是否等于N2;若相等,得到变周期伪码;若不相等,则执行k+1,然后跳转到从RAM1中读取主扩频码步骤。在上述改善多路突发信号接收性能的伪码设计方法中,还包括:用GOLD序列生成副扩频码,用matlab工具进行主扩频码的自相关性计算、主扩频码与副扩频的互相关性计算;根据相关计算结果,用主扩频码自相关计算主瓣的峰值减去互相关计算的最大值得到计算结果,如果计算结果大于15dB即可满足副扩频码码型的选择,否则需要重新选择副扩频码码型与初始相位。在上述改善多路突发信号接收性能的伪码设计方法中,还包括:根据实际通信系统的设计参数,确定X的取值。在上述改善多路突发信号接收性能的伪码设计方法中,N1的取值为正整数,当主扩频序列为m序列与GOLD序列时,N1的取值为2n-1;其中,n为正整数,表示产生伪码寄存器的长度。本专利技术具有以下优点:(1)本专利技术所述的变周期伪码是在每个主扩频码周期结束部分插入了若干个码片的副扩频码序列,改了恒周期伪码码的周期,从而解决了报文通信接收机接收多个不同用户周期模糊的问题,极大降低报文通信接收机接收不同用户信号发生3个chip的碰撞概率,极大地提升了用户体验;(2)与恒周期伪码相比,当多用户报文通信入站信号的到达时间分别相差N1个chip以上,多用户间码分多址抑制能力得到极大地提高;报文通信接收机接收用户容量得到明显变大,报文通信接收机接收多路报文信号的能力得到提升;(3)与恒周期伪码的捕获方法相比,变周期伪码在每个主扩频周期后插入公差为d的副扩频码,该公差d的设置,导致本地伪码与接收信号间进行滑动相关时,同一个伪码相位的相关值同样会出现以公差为d的向后滑动;与恒周期伪码捕获方法相比,在进行同一个伪码相位的相关值进行FFT计算时,需要根据公差d的设置正确读取相关值。与传统的滑动所有伪码相关进行捕获的方法相比,该变周期伪码的设计可以优化捕获的设计,减少捕获时间。附图说明图1是本专利技术实施例中一种改善多路突发信号接收性能的伪码设计方法的步骤流程图;图2是本专利技术实施例中一种变周期伪码插入结构示意图;图3是本专利技术实施例中一种变周期伪码设计结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚,下面将结合附图本文档来自技高网
...

【技术保护点】
1.一种改善多路突发信号接收性能的伪码设计方法,其特征在于,包括:生成主扩频码,并存储在RAM1中;生成副扩频码,并存储在RAM2中;在每个主扩频码周期结束部分插入若干个码片的副扩频码序列,得到变周期伪码;其中,在每个主扩频码周期结束部分插入的副扩频码序列的长度满足公差为d的等差数列。

【技术特征摘要】
1.一种改善多路突发信号接收性能的伪码设计方法,其特征在于,包括:生成主扩频码,并存储在RAM1中;生成副扩频码,并存储在RAM2中;在每个主扩频码周期结束部分插入若干个码片的副扩频码序列,得到变周期伪码;其中,在每个主扩频码周期结束部分插入的副扩频码序列的长度满足公差为d的等差数列。2.根据权利要求1所述的改善多路突发信号接收性能的伪码设计方法,其特征在于,生成主扩频码,并存储在RAM1中,包括:根据产生伪码多项式与伪码初相,生成伪码速率为XMHz的主扩频码,产生伪码码片的个数为N1个,存储在RAM1中,存储的地址为0到N1-1。3.根据权利要求1所述的改善多路突发信号接收性能的伪码设计方法,其特征在于,生成副扩频码,并存储在RAM2中,包括:根据产生伪码多项式与伪码初相,生成伪码速率为XMHz的副扩频码,产生伪码码片的个数为d×(1+N2)×N2/2个,存储在RAM2中,存储的地址为0到d×(1+N2)×N2/2-1;其中,N2表示主扩频码周期个数。4.根据权利要求1所述的改善多路突发信号接收性能的伪码设计方法,其特征在于,在每个主扩频码周期结束部分插入若干个码片的副扩频码序列,得到变周期伪码,包括:对RAM1和RAM2进行初始化;从RAM1中读取主扩频码,读取地址为0到N1-1;从RAM2中读取副扩频码,读取地址为:(k-1)×k×d/2到(k+1)×d×k/2-1;其中,k表示主扩频码读取周期个数;将读取的副扩频码插入到读取的每个主扩频码的周期结束部分,得到变周期伪码。5.根据权利要求4所述的改...

【专利技术属性】
技术研发人员:朱向鹏张亢王延光刘涛赵磊
申请(专利权)人:西安空间无线电技术研究所
类型:发明
国别省市:陕西,61

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1