一种量子比特控制信号生成系统技术方案

本发明专利技术涉及信号生成技术领域，具体公开了提供了一种量子比特控制信号生成系统，通过主控模块通过上位机下发的目标标签码和目标时间码，控制所述控制信号生成模块生成量子比特控制信号，由于将对应量子逻辑门的控制信号以第一标准信号的形式预存在主控模块中，并采用目标标签码和在主控模块存储与第一标准信号对应的第一地址码的形式来生成待处理信号，在源头上大大减少了对于主控模块的容量存储要求，并可以通过组合实现任意量子程序的基本量子逻辑门的集合，并输出量子比特控制信号，以实现任意目标量子程序，本发明专利技术能够快速提供量子比特控制信号，大大提高了控制信号生成模块的响应速度，保证后级量子运算的速度。

【技术实现步骤摘要】
一种量子比特控制信号生成系统
本专利技术属于信号处理
，特别是一种量子比特控制信号生成系统。
技术介绍
量子芯片是量子计算机中的核心结构，量子比特是量子芯片的基本运算单元。量子芯片运行时，必须要给量子芯片上的量子比特提供可靠的控制信号实现量子测试。量子比特控制信号作用在量子芯片的量子比特上，能够使目标量子比特的量子态发生可控的指定变化，以实现量子逻辑门操作。在实际的运算过程中，需要对量子比特实施一系列量子逻辑门操作，因此量子比特控制信号的数量和长度会因量子逻辑门操作的种类和操作次数大幅增加。现有技术的量子比特控制信号的生成方法一种是依赖于任意波形发生器等商用信号源。通常，需要将待生成的控制信号预先写好并暂存到任意波形发生器内，然后通过控制信号控制任意波形发生器使预先存储信号逐点输出到DAC进行播放进而得到模拟波形，实现量子比特控制信号的输出。传统的量子比特控制信号生成系统依赖任意波形发生器的存储容量，当面对多位量子比特需要的量子比特控制信号时，传统的量子比特控制信号生成方法因依赖依赖任意波形发生器的存储容量而具有很大的局限性，不能满足多位量子比特测试需求。具体的，以量子芯片测试中的一的五位量子比特的的量子状态断层扫描(QuantumStateTomography)为例，我们需要完成(25)2＝1024种不同的量子比特投影测量过程，每种过程都需要不同的量子比特控制信号。为了保证系统的运行效率，必须预先设计好所有的量子比特控制信号，并将预先设计好的所有的量子比特控制信号全部存储到任意波形发生器的存储容量，这对任意波形发生器的存储容量是极大的挑战，甚至是难易实现的。
技术实现思路
本专利技术的目的是提供一种量子比特控制信号生成系统，以解决现有技术中的不足，它能够避免传统量子比特控制信号生成系统的局限性，不依赖大存储空间，即可生成量子芯片测控用的控制信号。本专利技术采用的技术方案如下：一种量子比特控制信号生成系统，所述量子比特控制信号生成系统包括上位机、主控模块和控制信号生成模块，其中：所述上位机用于获得并存储量子逻辑门集合和目标量子程序、发送对应量子逻辑门集合中的每一个基本量子逻辑门的第一标签码及第一标准信号至所述主控模块、及发送对应目标量子程序的每一个基本量子逻辑门对应的目标标签码和目标时间码至所述主控模块；其中，所述量子逻辑门集合指可以实现超导量子芯片调控用的量子程序的量子逻辑门的集合，每一个所述基本量子逻辑门对应有一个唯一且各不相同的所述第一标签码，所述第一标准信号为实现所述基本量子逻辑门操作的信号，其中，所述目标标签码为所述目标量子程序中的所述基本量子逻辑门对应的第一标签码，所述目标时间码用于标识基本量子逻辑门在所述目标量子程序中的执行时序；所述主控模块基于FPGA设置，通过第一网络传输线与所述上位机连接，所述主控模块用于接收并存储所述第一标签码和所述第一标准信号7，并设置与每个所述第一标准信号一一对应的第一地址码；所述主控模块还用于接收所述目标标签码和所述目标时间码，并结合所述第一地址码、所述目标标签码和所述目标时间码生成待处理信号；所述控制信号生成模块与所述主控模块连接，用于接收所述待处理信号并处理所述待处理信号获得量子比特控制信号。进一步的，所述上位机还包括第一分解模块、第一获取模块和第一确定模块，其中：所述第一分解模块用于分解所述目标量子程序为所述基本量子逻辑门的组合；所述第一获取模块用于获取所述目标量子程序中每一个所述基本量子逻辑门对应的所述第一标签码，记为目标标签码；所述第一确定模块用于根据所述目标量子程序中的每一个所述基本量子逻辑门的执行时序确定每一个所述基本量子逻辑门对应的目标时间码。进一步的，所述上位机为Window操作系统的工业主机，所述上位机上还设有与所述第一网络传输线连接的网络接口。进一步的，所述主控模块中还包括：第二确定模块，其根据所述时间码和时钟周期确定所述时钟码；其中：所述时钟码等于所述时间码/所述时钟周期；其中：所述时钟周期为处理设备的时钟周期；第一处理模块，其根据所述时钟码形成所述时钟触发信号第一接收模块，用于接收所述时钟触发信号；第二获取模块，用于获取与所述时钟触发信号对应的时钟码；第三获取模块，用于获取与所述时钟码对应的目标时间码；第四获取模块，用于获取与所述目标时间码对应的目标标签码；第五获取模块，用于获取与所述目标标签码对应的第一地址码；第二处理模块，用于获取与所述第一地址码对应的存储的所述第一标准信号作为待处理信号。进一步的，所述主控模块包括第一创建模块和第一卷积模块，其中：所述第一创建模块用于创建与所述第一地址码一一对应的卷积器码；其中：所述卷积器码与预设卷积器模块一一对应；所述第一卷积模块用于对所述第一标准信号进行卷积修正处理。进一步的，所述主控模块还包括：第一设置模块，根据所述目标时间码设置时钟码和时钟触发信号，所述时钟码和所述时钟触发信号一一对应；第二接收模块，接收所述时钟触发信号；第六获取模块，获得与所述时钟触发信号对应的时钟码；第七获取模块，获得与所述时钟码对应的目标时间码；第八获取模块，获得与所述目标时间码对应的目标标签码；第九获取模块，获得与所述目标标签码对应的第一地址码，记为待调用地址码；第十获取模块，获得与所述待调用地址码对应的卷积器码记为待调用卷积器码；第一加载模块，将所述待调用地址码对应的第一标准信号加载到所述待调用卷积器码对应的所述卷积器模块中，所述卷积器模块对加载的所述第一标准信号进行卷积修正处理得到卷积处理信号；第二转化模块，所述卷积处理信号经数模转化处理得到量子比特控制信号。进一步的，所述控制信号生成模块中包括第一转化模块，所述第一转化模块用于对所述待处理信号进行数字模拟转化，得到量子比特控制模拟信号。进一步的，所述控制信号生成模块中还包括第二卷积模块，所述第二卷积模块用于对所述待处理信号进行卷积修正处理。与现有技术相比，本专利技术通过提供了一种量子比特控制信号生成系统，通过主控模块通过上位机下发的目标标签码和目标时间码，控制所述控制信号生成模块生成量子比特控制信号，由于将对应量子逻辑门的控制信号以第一标准信号的形式预存在主控模块中，并采用目标标签码和在主控模块存储与第一标准信号对应的第一地址码的形式来生成待处理信号，在源头上大大减少了对于主控模块的容量存储要求，并可以通过组合实现任意量子程序的基本量子逻辑门的集合，并输出量子比特控制信号，以实现任意目标量子程序，本专利技术能够快速提供量子比特控制信号，大大提高了控制信号生成模块的响应速度，保证后级量子运算的速度。附图说明图1是本专利技术具体实施例1中量子比特控制信号生成系统的硬件结构框图；图2是本专利技术具体实施例2中的量子比特控制信号生成系统的硬件结构框图硬件结构框图。具体实施方式下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。在量子运算应用中，取决于运算应用的复杂程度，需要数百步甚至数万步运算步骤，但是在所有的运算步骤中所使用的基本运算操作数量是有限的。类比经典计算机中，所有的运算应用都可以使用与非门、异或门这两种基本逻辑门操作的组合来实现。在量子计算机中，所有的量子运算应用都可以使用单量子逻辑门操作和两量子逻辑门操作的组合来实现，例如在两位量本文档来自技高网...

【技术保护点】
1.一种量子比特控制信号生成系统，其特征在于，所述量子比特控制信号生成系统包括上位机、主控模块和控制信号生成模块，其中：所述上位机用于获得并存储量子逻辑门集合和目标量子程序、发送对应量子逻辑门集合中的每一个基本量子逻辑门的第一标签码及第一标准信号至所述主控模块、及发送对应目标量子程序的每一个基本量子逻辑门对应的目标标签码和目标时间码至所述主控模块；其中，所述量子逻辑门集合指可以实现超导量子芯片调控用的量子程序的量子逻辑门的集合，每一个所述基本量子逻辑门对应有一个唯一且各不相同的所述第一标签码，所述第一标准信号为实现所述基本量子逻辑门操作的信号，其中，所述目标标签码为所述目标量子程序中的所述基本量子逻辑门对应的第一标签码，所述目标时间码用于标识基本量子逻辑门在所述目标量子程序中的执行时序；所述主控模块基于FPGA设置，通过第一网络传输线与所述上位机连接，所述主控模块用于接收并存储所述第一标签码和所述第一标准信号7，并设置与每个所述第一标准信号一一对应的第一地址码；所述主控模块还用于接收所述目标标签码和所述目标时间码，并结合所述第一地址码、所述目标标签码和所述目标时间码生成待处理信号；所述控制信号生成模块与所述主控模块连接，用于接收所述待处理信号并处理所述待处理信号获得量子比特控制信号。...

【技术特征摘要】
1.一种量子比特控制信号生成系统，其特征在于，所述量子比特控制信号生成系统包括上位机、主控模块和控制信号生成模块，其中：所述上位机用于获得并存储量子逻辑门集合和目标量子程序、发送对应量子逻辑门集合中的每一个基本量子逻辑门的第一标签码及第一标准信号至所述主控模块、及发送对应目标量子程序的每一个基本量子逻辑门对应的目标标签码和目标时间码至所述主控模块；其中，所述量子逻辑门集合指可以实现超导量子芯片调控用的量子程序的量子逻辑门的集合，每一个所述基本量子逻辑门对应有一个唯一且各不相同的所述第一标签码，所述第一标准信号为实现所述基本量子逻辑门操作的信号，其中，所述目标标签码为所述目标量子程序中的所述基本量子逻辑门对应的第一标签码，所述目标时间码用于标识基本量子逻辑门在所述目标量子程序中的执行时序；所述主控模块基于FPGA设置，通过第一网络传输线与所述上位机连接，所述主控模块用于接收并存储所述第一标签码和所述第一标准信号7，并设置与每个所述第一标准信号一一对应的第一地址码；所述主控模块还用于接收所述目标标签码和所述目标时间码，并结合所述第一地址码、所述目标标签码和所述目标时间码生成待处理信号；所述控制信号生成模块与所述主控模块连接，用于接收所述待处理信号并处理所述待处理信号获得量子比特控制信号。2.根据权利要求1所述的量子比特控制信号生成系统，其特征在于，所述上位机还包括第一分解模块、第一获取模块和第一确定模块，其中：所述第一分解模块用于分解所述目标量子程序为所述基本量子逻辑门的组合；所述第一获取模块用于获取所述目标量子程序中每一个所述基本量子逻辑门对应的所述第一标签码，记为目标标签码；所述第一确定模块用于根据所述目标量子程序中的每一个所述基本量子逻辑门的执行时序确定每一个所述基本量子逻辑门对应的目标时间码。3.根据权利要求2所述的量子比特控制信号生成系统，其特征在于，所述上位机为Window操作系统的工业主机，所述上位机上还设有与所述第一网络传输线连接的网络接口。4.根据权利要求1所述的量子比特控制信号生成系统，其特征在于，所述主控模块中还包括：第二确定模块，其根据所述时间码和时钟周期确定所述时钟码；其...

【专利技术属性】
技术研发人员：孔伟成，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：发明
国别省市：安徽,34