一种星载SAR实时处理装置及方法制造方法及图纸

本发明专利技术公开了一种星载SAR实时处理装置及方法。其装置包括第一FPGA、第二FPGA、SOC、第一DDR2、第二DDR2、第三DDR2、第一SRAM、第二SRAM。选用改进型RD或CS成像算法为星载SAR实时处理算法，分两级处理分别实现数据预处理和成像算法。本发明专利技术通过分级处理、FPGA同步流水计算以及并行转置存取等方法，使得较低性能的国产化、宇航级处理芯片能够满足星载SAR实时处理的性能要求。

【技术实现步骤摘要】
一种星载SAR实时处理装置及方法
本专利技术涉及SAR实时成像处理
，尤其涉及的是一种星载SAR实时处理装置及方法。
技术介绍
星载合成孔径雷达(SAR)由于其不受天气、气候的影响，能全天时、全天候、高分辨率、大区域对地观测，已经成为空间对地观测的重要手段。随着分辨率、测绘带宽的不断提高，SAR卫星获取的回波数据量及相应的数据传输速率成数十倍增长，这给星载SAR数据处理带来了巨大压力。目前，SAR遥感卫星任务链主要由地面任务规划、遥感数据星上存储、星地数传、地面接收处理等环节组成，因此普遍存在星上存储无效数据多、卫星载荷利用率低、星地数传压力大、系统反应时间长、地面接收处理系统复杂等问题，在星上实现SAR实时处理可有效提高地面目标区域的长时间连续观测，缓解数传压力、提高卫星系统快速响应能力的问题，降低卫星成本，实现广泛应用和产业化发展。根据星载SAR应用需求，星上SAR实时处理系统受体积、重量、功耗等严格约束。FPGA在星上电子设备中有很多成熟的应用，具有丰富的逻辑资源和强大的并行处理能力以及丰富的IO资源，同时FPGA比通用CPU、DSP和GPU，具有更高的实时性和更低的功耗，是首选的星上高性能处理器。随着我国半导体技术的不断发展，国产化的宇航级FPGA、微处理器、存储器芯片已经得到在轨应用，相关技术已经成熟。复旦微电子FPGA芯片JFM4VSX55RT已应用于卫星导航等重大航天工程项目。珠海欧比特的SOC和存储器系列产品也应用于卫星遥感、卫星导航等重大航天工程项目。SAR实时成像计算量大、数据存储量大，高效率的实现矩阵转置相对复杂，星载实时处理如果选择的国产化、宇航级的器件，相比于常规机载，在FPGA规模、存储器读取速度等性能指标上器件的差距很大，继续采用机载SAR设计架构已经满足不了星载SAR的应用需求。
技术实现思路
本专利技术所要解决的技术问题在于：如何基于分级处理、FPGA同步流水计算以及并行转置存取的方法，使得较低性能的国产化、宇航级处理芯片能够满足星载SAR实时处理的性能要求，并提供了一种星载SAR实时处理装置及方法。本专利技术是通过以下技术方案解决上述技术问题的，本专利技术包括：第一FPGA、第二FPGA、SOC、第一DDR2、第二DDR2、第三DDR2、第一SRAM、第二SRAM；所述第一FPGA，用于完成距离向FFT、距离压缩因子复乘、距离向IFFT运算，并实现有效距离截取；所述第一FPGA通过对外数据通道接收SAR数据回波输入；所述第二FPGA，用于完成方位向FFT、第一方位因子复乘、矩阵转置、距离向FFT、距离向因子复乘、距离向IFFT、矩阵转置、第二方位因子复乘、方位向IFFT和求模，实现成像处理；所述第二FPGA与第一FPGA连接，用于将预处理后数据通过数据通道发送至第二级处理，两者间通过数据通道传输控制和参数/状态；所述SOC，根据回波中提取的雷达系统参数、星历参数完成各级复乘因子的相位计算以及系统控制；所述第一FPGA、第二FPGA分别与所述SOC连接，用于将参数发送至所述SOC，所述SOC通过本地总线将复乘因子的相位计算结果和控制信号发送至各级FPGA；所述第一DDR2、所述第二DDR2分别与所述第一FPGA连接，用于乒乓存放整幅SAR成像数据；所述第一SRAM、所述第二SRAM分别与所述第二FPGA连接，用于完成SAR数据临时缓冲实现流水处理，配合FPGA实现矩阵转置；所述第三DDR2与所述第二FPGA连接，用于存放整幅SAR成像数据；所述第一FPGA内部通过采用FIFO实现速率和位宽转换，以实现第一FPGA内部处理与第一、第二DDR2接口速率匹配。所述第二FPGA内部采用位宽转换FIFO实现速率和位宽转换，以实现第二FPGA内部处理与第一、第二SRAM接口速率匹配；所述第一SRAM、第二SRAM与所述第三DDR2进行数据交换时，通过FIFO完成SRAM与DDR2速率匹配。所述矩阵转置是指第三DDR2采用矩阵分块映射法，将SAR数据矩阵划分成多个子阵，子阵按N﹡N大小，每个子阵在第三DDR2中连续存放；距离向处理时，可将N组方位向数据连续取出，方位向处理时，将N组距离向数据连续取出，通过FPGA的SRAM地址映射表连续写入到SRAM；从SRAM写入数据到第三DDR2是读出的逆过程，按第三DDR2连续地址的方式从SRAM读出数据，再按顺序写入第三DDR2。压缩处理过程中，如果复乘数据按逆序输入，相位数据通过地址反转实现逆序匹配。采用改进型RD或CS成像算法，包括两级处理，第一级实现数据预处理完成有效距离截取和整幅SAR成像数据缓存，以减少后续处理数据量提高后级处理效率，第二级实现成像算法。第一级处理方法包括以下步骤：(1)所述第一FPGA通过外部数据通道接收数据，并乒乓FIFO缓存回波数据；(2)FIFO缓存完一条距离线数据后，将数据读出，并送至第一FPGA的FFT+复乘+IFFT模型中，实现距离压缩；(3)距离向数据截取后，被依次写入所述第一DDR2，当缓存到一幅SAR成像的数据后，所述第一DDR2开始采用数据通道转发数据到后一级处理。并由第二DDR2缓存下一幅SAR成像的数据。第二级处理方法包括以下步骤：(1)所述第二FPGA按距离线接收数据，并存储到所述第一SRAM；当所述第一SRAM收到N条距离线后，将数据缓存到所述第二SRAM，所述第一SRAM并通过矩阵分块映射，把数据存储到所述第三DDR2中；依此类推，完成整幅数据的分块存储；(2)按方位向读取N条方位线到所述第一SRAM，当数据传输完成后，从所述第一SRAM读取一条方位线，送至所述第二FPGA的FFT+复乘模型中，复乘的相位为逆序提供，处理后的结果按逆序存储至所述第一SRAM，当N条方位线处理完成后，切换所述第二SRAM的数据进行如第一SRAM所用方式处理，而所述第一SRAM先后完成本组数据储存和下组数据读取；依次类推，完成方位向FFT变换和第一方位因子补偿；(3)按距离向读取N条距离线到所述第一SRAM，当数据传输完成后，从所述第一SRAM读取一条距离线，送至所述第二FPGA的FFT+复乘+IFFT模型中，处理结果正序存储至第一片SRAM，当N条距离线处理完成后，切换第二片SRAM的数据进行上述处理，而第一片SRAM先后完成数据储存和下一组数据读取；依次类推，完成距离FFT、距离向因子补偿以及距离IFFT；(4)当数据传输完成后，从所述第一SRAM读取一条按逆序存储的方位线，逆序方位线和逆序相位送至所述第二FPGA的复乘+IFFT以及求模模块中，处理后结果正序存储至所述第一SRAM，当N条方位线处理完成后，切换所述第二SRAM的数据进行上述处理，而所述第一SRAM先后完成本组数据储存和下组数据读取；依次类推，完成第二方位因子补偿、方位IFFT以及求模。本专利技术相比现有技术重点解决国产化、宇航级元器件FPGA内部存储器资源少，处理能力弱以及存储器速度慢的难点，并具有以下优点：(1)采用分级处理方式提高了处理效率，同时降低对单片FPGA资源的需求。通过预处理的实时脉压处理和有效数据截取，可有效减少了后续处理的计算量，通过交叠孔径数据复用进一步提高处理效率。(2)采用外扩SRAM减少FPGA内部存储器资源。依本文档来自技高网...

【技术保护点】
1.一种星载SAR实时处理装置，其特征在于，包括：第一FPGA、第二FPGA、SOC、第一DDR2、第二DDR2、第三DDR2、第一SRAM、第二SRAM；所述第一FPGA，用于完成距离向FFT、距离压缩因子复乘、距离向IFFT运算，并实现有效距离截取；所述第一FPGA通过对外数据通道接收SAR数据回波输入；所述第二FPGA，用于完成方位向FFT、第一方位因子复乘、矩阵转置、距离向FFT、距离向因子复乘、距离向IFFT、矩阵转置、第二方位因子复乘、方位向IFFT和求模，实现成像处理；所述第二FPGA与第一FPGA连接，用于将预处理后数据通过数据通道发送至第二级处理，两者间通过数据通道传输控制和参数/状态；所述SOC，根据回波中提取的雷达系统参数、星历参数完成各级复乘因子的相位计算以及系统控制；所述第一FPGA、第二FPGA分别与所述SOC连接，用于将参数发送至所述SOC，所述SOC通过本地总线将复乘因子的相位计算结果和控制信号发送至各级FPGA；所述第一DDR2、所述第二DDR2分别与所述第一FPGA连接，用于乒乓存放整幅SAR成像数据；所述第一SRAM、所述第二SRAM分别与所述第二FPGA连接，用于完成SAR数据临时缓冲实现流水处理，配合FPGA实现矩阵转置；所述第三DDR2与所述第二FPGA连接，用于存放整幅SAR成像数据。...

【技术特征摘要】
1.一种星载SAR实时处理装置，其特征在于，包括：第一FPGA、第二FPGA、SOC、第一DDR2、第二DDR2、第三DDR2、第一SRAM、第二SRAM；所述第一FPGA，用于完成距离向FFT、距离压缩因子复乘、距离向IFFT运算，并实现有效距离截取；所述第一FPGA通过对外数据通道接收SAR数据回波输入；所述第二FPGA，用于完成方位向FFT、第一方位因子复乘、矩阵转置、距离向FFT、距离向因子复乘、距离向IFFT、矩阵转置、第二方位因子复乘、方位向IFFT和求模，实现成像处理；所述第二FPGA与第一FPGA连接，用于将预处理后数据通过数据通道发送至第二级处理，两者间通过数据通道传输控制和参数/状态；所述SOC，根据回波中提取的雷达系统参数、星历参数完成各级复乘因子的相位计算以及系统控制；所述第一FPGA、第二FPGA分别与所述SOC连接，用于将参数发送至所述SOC，所述SOC通过本地总线将复乘因子的相位计算结果和控制信号发送至各级FPGA；所述第一DDR2、所述第二DDR2分别与所述第一FPGA连接，用于乒乓存放整幅SAR成像数据；所述第一SRAM、所述第二SRAM分别与所述第二FPGA连接，用于完成SAR数据临时缓冲实现流水处理，配合FPGA实现矩阵转置；所述第三DDR2与所述第二FPGA连接，用于存放整幅SAR成像数据。2.根据权利要求1所述的一种星载SAR实时处理装置，其特征在于：所述第一FPGA内部通过采用FIFO实现速率和位宽转换，以实现第一FPGA内部处理与第一、第二DDR2接口速率匹配。3.根据权利要求1所述的一种星载SAR实时处理装置，其特征在于：所述第二FPGA内部采用位宽转换FIFO实现速率和位宽转换，以实现第二FPGA内部处理与第一、第二SRAM接口速率匹配；所述第一SRAM、第二SRAM与所述第三DDR2进行数据交换时，通过FIFO完成SRAM与DDR2速率匹配。4.根据权利要求1所述的一种星载SAR实时处理装置，其特征在于：所述矩阵转置是指第三DDR2采用矩阵分块映射法，将SAR数据矩阵划分成多个子阵，子阵按N﹡N大小，每个子阵在第三DDR2中连续存放；距离向处理时，可将N组方位向数据连续取出，方位向处理时，将N组距离向数据连续取出，通过FPGA的SRAM地址映射表连续写入到SRAM；从SRAM写入数据到第三DDR2是读出的逆过程，按第三DDR2连续地址的方式从SRAM读出数据，再按顺序写入第三DDR2。5.根据权利要求1所述的一种星载SAR实时处理装置，其特征在于：压缩处理过程中，如果复乘数据按逆序输入，相位数据通过地...

【专利技术属性】
技术研发人员：孙晓晖，鲁加国，陈一新，刘仍莉，吕新正，胡虹，顾庆远，方志红，陈仁元，邓海涛，孙晓舟，陈之涛，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：安徽,34