个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串以及形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法技术

一种形成存储器单元垂直串的方法包括形成包含包括垂直交替控制栅极材料及绝缘材料的第一交替层的下堆叠。上堆叠经形成于所述下堆叠上方，且包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层的上开口。所述下堆叠包括立向延伸通过多个所述第一交替层且由阻塞材料阻塞的下开口。所述上开口的至少一部分立向于所述经阻塞下开口上方。阻塞所述下开口的所述阻塞材料经移除，以形成包括所述未经阻塞下开口及所述上开口的互连开口。电荷存储材料经沉积到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上堆叠及所述下堆叠中的每一者中，且此后穿隧绝缘体及通道材料经形成到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上堆叠及所述下堆叠中的每一者中。揭示其它实施例，包含独立于方法的实施例。

【技术实现步骤摘要】
【国外来华专利技术】个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串以及形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法
本文中所揭示的实施例涉及个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串以及涉及形成此类存储器单元垂直串的方法。
技术介绍
存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且在计算机及其它装置中具有许多用途。例如，个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，快闪存储器用于固态磁盘驱动器中以取代旋转硬驱动。作为又另一实例，快闪存储器已使用在无线电子装置中，因为当其变得标准化时其使制造者能够支持新的通信协议，且能够提供远程升级所述装置的能力以改进或增强特征。典型快闪存储器包括存储器阵列，其包含以行及列样式布置的较大数目个存储器单元。快闪存储器可以块为单位予以擦除及重新编程。NAND可为快闪存储器的基础架构。NAND单元胞包括经串联耦合到连续组合的存储器单元的至少一个选择装置(其中所述连续组合通常指称NAND串)。实例NAND架构经描述于第7,898,850号美国专利案中。历史上，快闪存储器单元串已经布置以水平延伸，但现考虑垂直扩展存储器单元串。在制造垂直存储器单元串中的一个目标是相较于水平延伸存储器单元串减小由存储器单元占据的衬底的水平面积，尽管通常以增加垂直厚度为代价。然而，垂直定向存储器单元串可产生不存在于水平定向存储器单元串布局中的水平封包密度考虑。附图说明图1是根据本专利技术的实施例的在过程中的衬底片段的图解横截面图。图2是在由图1展示的处理步骤之后的处理步骤处的图1衬底的视图。图3是在由图2展示的处理步骤之后的处理步骤处的图2衬底的视图。图4是在由图3展示的处理步骤之后的处理步骤处的图3衬底的视图。图5是在由图4展示的处理步骤之后的处理步骤处的图4衬底的视图。图6是在由图5展示的处理步骤之后的处理步骤处的图5衬底的视图。图7是在由图6展示的处理步骤之后的处理步骤处的图6衬底的视图。图8是在由图7展示的处理步骤之后的处理步骤处的图7衬底的视图。图9是在由图8展示的处理步骤之后的处理步骤处的图8衬底的视图。图10是在由图9展示的处理步骤之后的处理步骤处的图9衬底的视图，且是包括根据独立于制造方法的本专利技术的实施例的存储器单元垂直串的衬底片段的图解截面图。图11是根据本专利技术的实施例的在过程中的衬底片段的图解截面图。图12是在由图11展示的处理步骤之后的处理步骤处的图11衬底的视图。图13是在由图12展示的处理步骤之后的处理步骤处的图12衬底的视图。图14是包括根据本专利技术的实施例的存储器单元垂直串的衬底片段的图解截面图。图15是通过图14中的线15-15取得的图解截面图。图16是包括根据本专利技术的实施例的存储器单元垂直串的衬底片段的图解截面图。具体实施方式本专利技术的实施例涵盖个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串以及形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法。在本档案中，“水平”是指沿衬底在制造期间相对于其经处理的主要表面的一般方向(即在10度内)，且“垂直”是大体上正交于其的方向。此外，如本文中所使用的“垂直”及“水平”是相对于彼此的大体上垂直方向，无关在三维空间中衬底的定向。此外，在本档案中，“立向”、“较高”、“上部”、“下部”、“顶部”、“顶部上”、“底部”、“上方”、“下方”、“以下”、“下面”、“上”及“下”是大体上关于相对于电路经制造于其上的基底衬底的垂直方向。首先参考图1到10描述根据本专利技术的实例方法实施例。参考图1，衬底片段10包括基底衬底14，且可包括半导体衬底。在本档案的上下文中，术语“半导体衬底”或“半导电衬底”经定义意为包括半导电材料的任何构造，包含(但不限于)例如半导电晶片(个别或在其上包括其它材料的组合件中)及半导电材料层(个别或在包括其它材料的组合件中)的块体半导电材料。术语“衬底”是指任何支撑结构，包含(但不限于)上文所描述的半导电衬底。基底衬底14可包括导电/导体/传导(即本文中电气地)、半导电或绝缘的/绝缘体/绝缘(即本文中电气地)材料的任何一或多者。本文所描述的材料、区域及结构中的任何者可为均质或非均质的，且无论如何，可连续或不连续地上覆于任何材料上。此外，除非另有指示，否则可使用任何合适或待开发的技术(例如原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入)来形成每一材料。实例衬底14包括半导体材料15，例如单晶硅，其具有经形成于其上方或其中的导电掺杂源极区域16，且其可包括电路的一部分以供制造存储器单元垂直串。实例源极区域16包括约700埃厚度的导电掺杂多晶硅于约900埃厚度的硅化钨的下伏层上方。在本档案中，将“厚度”本身(非前面的方向形容词)界定为从不同组合物的紧邻材料或紧邻区域的最接近表面垂直地通过给定材料或区域的平均直线距离。另外，本文所描述的各种材料或区域可具有基本上恒定厚度或具有可变厚度。如果具可变厚度，那么厚度是指平均厚度，除非另有指示，且此材料或区域将归因于可变厚度而具有一些最小厚度及一些最大厚度。如本文所使用，例如，如果此类材料或区域是非均质的，那么“不同组合物”仅需要可直接彼此抵靠的两个所陈述材料或区域的那些部分在化学上及/或物理上是不同的。如果两个所陈述的材料或区域并非直接彼此抵靠，那么“不同组合物”仅需要：如果此类材料或区域是非均质的，那么彼此最接近的两个所陈述材料或区域的那些部分在化学上及/或物理上是不同的。在本档案中，当所陈述的材料、区域或结构相对于彼此存在至少某一物理触摸接触时，材料、区域或结构“直接抵靠”另一材料、区域或结构。相比来说，前面未加“直接”的“上方”、“上”、“相邻”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中(若干)中介材料、区域或结构导致所陈述的材料、区域或结构相对于彼此无物理触摸接触的构造。实例电介质层18及20已经形成于源极区域16上方，且栅极材料22立向于其间。栅极材料22可最终包括与操作所述存储器单元垂直串相关联的选择装置(例如选择栅极漏极)的一部分，且可包括任何合适导电材料。一个实例是导电掺杂多晶硅。电介质层18及20可相对于彼此具相同或不同组合物，其中掺杂或未掺杂二氧化硅及氧化铝为实例。针对材料18、22及20的实例厚度是分别约200埃、1,500埃及150埃。材料24的下堆叠已经形成于电介质材料20上方。参考“下”是相对于待随后形成的“上”堆叠，且下文如通过实例所描述。下堆叠24包括第一交替层26及28，其包括垂直交替控制栅极材料30及绝缘材料32。控制栅极材料30最终导电，其中实例是经沉积到约300埃的实例厚度的导电掺杂多晶硅。实例绝缘材料32是经沉积到约150埃的实例厚度的二氧化硅。展示仅两个控制栅极材料30层及两个绝缘材料32层，但在下堆叠24中可包含许多及更多此类垂直交替材料/层。下堆叠24包含立向延伸通过多个第一交替层26及28的下开口34。在所描绘的实施例中，下开口34立向延伸通过材料20、22及18到源极区域16。在一个实施例中且如所展示，下开口34完全立向延伸通过下本文档来自技高网...

【技术保护点】
1.一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其包括：形成包含包括垂直交替控制栅极材料及绝缘材料的第一交替层的下堆叠，所述下堆叠具有立向延伸通过多个所述第一交替层的下开口；使用覆盖材料来覆盖所述下开口，以在所述覆盖材料下方从所述下开口形成经覆盖下空隙空间；形成上堆叠于所述下堆叠上方，所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层到所述覆盖材料的上开口，所述上开口的至少一部分立向于所述经覆盖下空隙空间上方；移除所述覆盖材料以揭开所述下空隙空间，以形成包括所述经揭开下开口及所述上开口的互连开口；及在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中。

【技术特征摘要】
【国外来华专利技术】2016.08.05 US 15/229,4901.一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其包括：形成包含包括垂直交替控制栅极材料及绝缘材料的第一交替层的下堆叠，所述下堆叠具有立向延伸通过多个所述第一交替层的下开口；使用覆盖材料来覆盖所述下开口，以在所述覆盖材料下方从所述下开口形成经覆盖下空隙空间；形成上堆叠于所述下堆叠上方，所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层到所述覆盖材料的上开口，所述上开口的至少一部分立向于所述经覆盖下空隙空间上方；移除所述覆盖材料以揭开所述下空隙空间，以形成包括所述经揭开下开口及所述上开口的互连开口；及在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中。2.根据权利要求1所述的方法，其中所述覆盖材料形成于从所述经覆盖下空隙空间横向向外的所述下堆叠的立向最外表面上方，所述上堆叠形成于所述覆盖材料上方，所述覆盖材料从所述经覆盖下空隙空间横向向外。3.根据权利要求1所述的方法，其中所述移除包括蚀刻，所述蚀刻使所述覆盖材料横向向外凹入以形成所述互连开口，以使中介横向向外突出部分在垂直横截面中立向于所述上与下堆叠之间。4.根据权利要求3所述的方法，其中所述沉积沉积所述电荷存储材料到所述突出部分中。5.根据权利要求4所述的方法，其包括在沉积所述电荷存储材料之前，形成控制栅极阻断绝缘体材料到所述互连开口中，所述控制栅极阻断绝缘体材料经形成于所述突出部分内，所述突出部分中的所述电荷存储材料直接抵靠在所述突出部分中的所述控制栅极阻断绝缘体材料。6.根据权利要求3所述的方法，其中所述上开口包括在所述垂直横截面中的上横向向外突出部分，且所述下开口包括在所述垂直横截面中的下横向向外突出部分，所述中介横向向外突出部分横向突出小于所述上横向向外突出部分及所述下横向向外突出部分中的每一者。7.根据权利要求1所述的方法，其包括在所述覆盖之前，于所述下开口内横向形成下衬层于所述控制栅极材料上方，在揭开所述下空隙空间之后，移除所述下衬层。8.根据权利要求1所述的方法，其包括在揭开所述下空隙空间之前，于所述上开口内横向形成上衬层于所述控制栅极材料上方，在揭开所述下空隙空间之后，移除所述上衬层。9.根据权利要求1所述的方法，其包括：在所述覆盖之前，于所述下开口内横向形成下衬层于所述控制栅极材料上方；在揭开所述下空隙空间之前，于所述上开口内横向形成上衬层于所述控制栅极材料上方；及在单个蚀刻步骤中，在揭开所述下空隙空间之后，移除所述上衬层及所述下衬层。10.一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其包括：形成包括第一交替层的下堆叠，所述第一交替层包括垂直交替控制栅极材料及绝缘材料，所述下堆叠具有立向延伸通过多个所述第一交替层的下开口；使用填充材料来填充所述下开口；形成上堆叠于所述下堆叠上方，所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层到所述填充材料的上开口，所述上开口的至少一部分立向于所述经填充下开口上方；从所述下开口移除所述填充材料，以形成包括所述下开口及所述上开口的互连开口；及在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中。11.根据权利要求10所述的方法，其中所述填充材料包括第一材料，所述第一材料加衬于所述下开口且未完全填充所述下开口，所述填充材料包括具不同于所述第一材料的组成的组成的第二材料，所述第二材料从所述第一材料横向向内且填充未由所述第一材料占据的所述下开口的剩余体积。12.根据权利要求11所述的方法，其中所述第一及第二材料两者经立向形成于从所述下开口横向向外的所述下堆叠的立向最外表面上方，在完成的电路构造中，所述第一材料保持在从所述下开口横向向外的所述下堆叠上方...

【专利技术属性】
技术研发人员：朱宏斌，C·H·丹尼森，G·A·哈勒，M·L·卡尔森，J·D·霍普金斯，J·H·恩格，孙洁，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US