The embodiment of the present invention provides a shift register and its driving method, a gate driving circuit and a display device, which relates to the display technology field and can solve the problem of insufficient sub-pixel charging caused by using clock signal as a scanning signal. In the shift register, the output sub-circuit is connected with the pull-up node and the output end of the signal, and the pull-up node is controlled by the pull-up node. The voltage is output to the signal output terminal; the first energy storage sub-circuit is connected with the pull-up node and the output control sub-circuit, which stores the voltage of the pull-up node and discharges the pull-up node; the output control sub-circuit is connected with the pull-up node, the first clock signal terminal and the first energy storage sub-circuit, and the voltage of the first clock signal terminal is output to the first storage under the control of the pull-up node. The pull-down circuit is connected with the second clock signal terminal, the signal output terminal and the first voltage terminal. Under the control of the second clock signal terminal, the voltage of the first voltage terminal is output to the signal output terminal.
【技术实现步骤摘要】
一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。
技术介绍
GOA(GateDriveronArray，阵列基板行驱动)是一种将栅极驱动电路集成于阵列基板上的技术，其中，GOA电路的每一级(即移位寄存器)与一行栅线相连接，用于向该栅线输出栅极扫描信号，以实现对显示面板中的多条栅线的逐行扫描(驱动)。现有的GOA电路中是将时钟信号(CLK)的高电平(例如可以为22V)作为扫描信号，输出至信号输出端；然而，随着高分辨率、大尺寸显示装置的普及，每一行亚像素充电的时间越来越少，从而导致亚像素充电不足的问题；尽管实际中可以提高时钟信号(CLK)的高电平信号(例如可以由原来的22V提高至30V)，来解决该问题，但这样一来，会大大增加显示装置的功耗，与目前的低功耗理念不符。
技术实现思路
本专利技术的实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，能够解决相关技术中将时钟信号作为扫描信号而导致的亚像素充电不足的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术...
【技术保护点】
1.一种移位寄存器，包括上拉节点和下拉节点，其特征在于，所述移位寄存器还包括：输出子电路、输出控制子电路、下拉子电路、第一储能子电路；所述输出子电路与所述上拉节点、信号输出端连接，用于在所述上拉节点的电压控制下，将所述上拉节点的电压输出至所述信号输出端；所述第一储能子电路的第一端与所述上拉节点连接，所述第一储能子电路的第二端与所述输出控制子电路连接，用于将所述上拉节点的电压进行存储，还用于通过所述输出控制子电路抬升对所述上拉节点的放电电压；所述输出控制子电路与所述上拉节点、第一时钟信号端、所述第一储能子电路连接，用于在所述上拉节点的电压的控制下，将所述第一时钟信号端的电压输...
【技术特征摘要】
1.一种移位寄存器，包括上拉节点和下拉节点，其特征在于，所述移位寄存器还包括：输出子电路、输出控制子电路、下拉子电路、第一储能子电路；所述输出子电路与所述上拉节点、信号输出端连接，用于在所述上拉节点的电压控制下，将所述上拉节点的电压输出至所述信号输出端；所述第一储能子电路的第一端与所述上拉节点连接，所述第一储能子电路的第二端与所述输出控制子电路连接，用于将所述上拉节点的电压进行存储，还用于通过所述输出控制子电路抬升对所述上拉节点的放电电压；所述输出控制子电路与所述上拉节点、第一时钟信号端、所述第一储能子电路连接，用于在所述上拉节点的电压的控制下，将所述第一时钟信号端的电压输出至所述第一储能子电路；所述下拉子电路与第二时钟信号端、所述信号输出端、第一电压端连接，用于在所述第二时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述信号输出端。2.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括第二储能子电路；所述第二储能子电路的第一端与所述第一储能子电路的第二端连接，所述第二储能子电路的第二端与所述信号输出端连接，用于在所述信号输出端的电压的控制下，进一步的抬升所述第一储能子电路对所述上拉节点的放电电压。3.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：输入子电路、第一控制子电路、第二控制子电路、复位子电路、降噪子电路；所述输入子电路与信号输入端、第二电压端、所述上拉节点连接，用于在所述信号输入端的电压的控制下，将所述第二电压端的电压输出至所述上拉节点；所述第一控制子电路与所述第二电压端、所述上拉节点、所述下拉节点、所述第一电压端连接；所述第一控制子电路用于在所述第二电压端、所述上拉节点的电压的控制下，将所述第一电压端的电压输出至所述下拉节点；所述第一控制子电路还用于在所述上拉节点、所述第二电压端的电压的控制下，将所述第二电压端的电压输出至所述下拉节点；所述第二控制子电路与所述上拉节点、所述下拉节点、所述第一电压端连接，用于在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；所述复位子电路与复位信号端、所述第一电压端、所述上拉节点连接，用于在所述复位信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；所述降噪子电路与所述第一电压端、所述下拉节点、所述信号输出端连接，用于在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述信号输出端。4.根据权利要求3所述的移位寄存器，其特征在于，所述输入子电路包括第一晶体管；所述第一晶体管的栅极与所述信号输入端连接，第一极与所述第二电压端连接，第二极与所述上拉节点连接；所述第一控制子电路包括第五晶体管和第六晶体管；所述第五晶体管的栅极和第一极均与所述第二电压端连接，第二极与所述下拉节点连接；所述第六晶体管的栅极与所述上拉节点连接，第一极与所述第一电压端连接，第二极与所述下拉节点连接；所述第二控制子电路包括第八晶体管；所述第八晶体管的栅极与所述下拉节点连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述复位子电路包括第二晶体管；所述第二晶体管的栅极与复位信号端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述降噪子电路包括第九晶体管；所述第九晶体管的栅极与所述下拉节点连接，第一极与所述第一电压端连接，第二极与所述信号输出端连接。5.根据权利要求1-4任一项所述的移位寄存器，其特征在于，所述输出子电路包括第七晶体管；所述第七晶体管的栅极和第一极均与所述上拉节点连接，第二极与所述信号输出端连接。6.根据权利要求1-4任一项所述的移位寄存器，其特征在于，所述第一储能子电路...
【专利技术属性】
技术研发人员：蒲巡，吴君辉，郭建东，
申请(专利权)人：重庆京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：重庆,50
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。