一种芯片物理安全检测装置及方法制造方法及图纸

本申请公开了一种芯片物理安全检测装置及方法，应用于物理层保护电路，所述物理层保护电路被分为m组，每组n条覆盖线相互平行且长度和宽度相同，n、m均为自然数，装置包括随机数发生器和信号时序检测器，随机数发生器用于产生一组随机数并将其输入到每组n条覆盖线的输入端；信号时序检测器用于选择每组两条或两条以上的覆盖线的输出信号或所述输出信号的放大信号进行时序差异检测，当检测出的时序差异大于预设时序差异阈值时，判断芯片遭到攻击。本申请通过对每组两条或两条以上的覆盖线的输出信号或输出信号的放大信号进行时序差异检测，准确地判断出覆盖线是否遭到切断后又重新连接，提高了芯片的安全性，加大了FIB的攻击难度。

A Chip Physical Safety Detection Device and Method

This application discloses a chip physical safety detection device and method, which is applied to the physical layer protection circuit. The physical layer protection circuit is divided into m groups, each group of N overlay lines is parallel to each other and the length and width are the same. The N and m are natural numbers. The device includes a random number generator and a signal timing detector. The random number generator is used to generate a set of random numbers and input them into each group. The input end of N overlay lines; the signal timing detector is used to select the output signal of two or more overlay lines or the amplified signal of the output signal for timing difference detection. When the detected timing difference is greater than the preset threshold of timing difference, the chip is judged to be attacked. This application can accurately determine whether the overlay line is cut off and reconnected by detecting the time sequence difference of the output signal or the amplified signal of the output signal of two or more overlay lines in each group, thus improving the security of the chip and increasing the difficulty of FIB attack.

【技术实现步骤摘要】
一种芯片物理安全检测装置及方法
本专利技术涉及但不限于信息安全检测
，尤其涉及一种芯片物理安全检测装置及方法。
技术介绍
芯片的侵入式攻击，也称为物理攻击，是指攻击者通过物理手段(如借助特殊的仪器设备)，对芯片内部所展开的信息窥探和恶意破坏行为，包括剥离、探针、聚焦离子束(FocusedIonBeam，FIB)等。现阶段芯片物理安全防护的一种普遍方法是顶层覆盖金属检测。当芯片遭受物理攻击时，顶层覆盖的金属线网会遭到破坏，检测装置会检测到顶层金属受到破坏而发出报警信号。目前常用的检测手段有：对顶层覆盖的金属线(后文简称覆盖线)中信号进行加密、随机化等，及对连线的连续节点进行检测等。这些方法主要是针对覆盖线被切断或者注入错误信号时的防护方法。要提高FIB的难度，就要求覆盖线尽可能窄、间距尽可能小，但是，在深亚微米工艺中对金属密度的要求越来越高，金属密度过大，会大幅提升线间的短路概率，严重影响产品的成品率。与此同时，FIB技术只要有2x2微米(um)的区域就可以探测下一层金属了，而且，覆盖线切断后还可以通过FIB进行连接，这就相当于把原有的覆盖线平移一定的距离，从而腾出一片空白区，那本文档来自技高网...

【技术保护点】
1.一种芯片物理安全检测装置，应用于物理层保护电路，所述物理层保护电路被分为m组，每组n条覆盖线相互平行且长度和宽度相同，所述n、m均为自然数，其特征在于，所述装置包括随机数发生器和信号时序检测器，其中：随机数发生器，用于产生一组随机数，并将产生的随机数输入到每组n条覆盖线的输入端；信号时序检测器，用于选择每组两条或两条以上的覆盖线的输出信号或所述输出信号的放大信号进行时序差异检测，当检测出的时序差异大于预设的时序差异阈值时，判断芯片遭到攻击。

【技术特征摘要】
1.一种芯片物理安全检测装置，应用于物理层保护电路，所述物理层保护电路被分为m组，每组n条覆盖线相互平行且长度和宽度相同，所述n、m均为自然数，其特征在于，所述装置包括随机数发生器和信号时序检测器，其中：随机数发生器，用于产生一组随机数，并将产生的随机数输入到每组n条覆盖线的输入端；信号时序检测器，用于选择每组两条或两条以上的覆盖线的输出信号或所述输出信号的放大信号进行时序差异检测，当检测出的时序差异大于预设的时序差异阈值时，判断芯片遭到攻击。2.根据权利要求1所述的芯片物理安全检测装置，其特征在于，所述输出信号的放大信号具体为：将所述每组两条或两条以上的覆盖线的输出信号反复k次通过各自所属的所述覆盖线后的最终的输出信号，其中，所述k为大于1的自然数。3.根据权利要求1所述的芯片物理安全检测装置，其特征在于，还包括顶层覆盖检测器，其中：顶层覆盖检测器，用于检测所述覆盖线的输出信号与输入到所述覆盖线的随机数是否相同，如果所述覆盖线的输出信号与输入到所述覆盖线的随机数不同，则判断芯片遭到攻击。4.根据权利要求3所述的芯片物理安全检测装置，其特征在于，还包括报警电路，所述顶层覆盖检测器包括顶层覆盖检测电路和第一仲裁电路，所述信号时序检测器包括信号时序检测电路和第二仲裁电路，其中：所述顶层覆盖检测电路的一个输入端和所述随机数发生器相连，所述顶层覆盖检测电路的另一个输入端和所述信号时序检测电路的一个输出端相连；所述顶层覆盖检测电路的一个输出端与所述第一仲裁电路的一个输入端相连，所述顶层覆盖检测电路的另一个输出端和所述信号时序检测电路的输入端相连；所述信号时序检测电路的另一个输出端和所述第二仲裁电路的输入端相连；所述第一仲裁电路的另一个输入端相连和所述随机数发生器相连；所述第一仲裁电路的输出端和所述第二仲裁电路的输出端均连接至所述报警电路。5.根据权利要求4所述的芯片物理安全检测装置，其特征在于，所述顶层覆盖检测电路包括输入开关电路、输入缓冲器、输出缓冲器和输出开关电路；所述输入开关电路包括与所述随机数发生器相连的第一输入端和与所述信号时序检测器的输出信...

【专利技术属性】
技术研发人员：李军，齐佩佩，高洪福，
申请(专利权)人：大唐微电子技术有限公司，
类型：发明
国别省市：北京,11