The invention belongs to the field of bus technology, and specifically discloses a method of conversion and transmission between high-speed serial bus and Low-speed serial bus. The parallel interface part of high-speed serial bus and Low-speed serial bus is encapsulated in the FPGA, and the valid data is extracted by using state machine or combination logic, so that the parallel interface data can read and write directly to the cache. The scheme gives full play to the flexibility of the FPGA, and the bus conversion method is flexible and fast. Because the main control chip is not needed to realize the conversion between high-speed and Low-speed serial bus, it not only reduces the power consumption, but also saves the cost. At the same time, it improves the transmission efficiency of the bus, guarantees the low power consumption and high performance design of the system, and has broad application prospects in the embedded field.
【技术实现步骤摘要】
一种高速串行总线与低速串行总线数据传输和转换方法
本技术属于总线
,具体涉及一种高速串行总线与低速串行总线数据传输和转换方法。
技术介绍
及应用前景目前在机载、车载等军用领域,及民用领域中,高速串行总线逐渐被普及,但同时一些低速串行接口仍然会有应用需求,此时需要高速串行总线和低速串行总线进行数据之间的传输与转换,所以高速串行总线与低速串行总线结合的应用场景是总线接口设计的一个常态,目前通常的方法是利用主控芯片(CPU或MPU)作管理,数据的传输需要经过主控芯片来完成。精工爱普生株式会社申请的专利“显示驱动器及电子设备”(专利号CN200610067406.7,公开号CN1841489A)公开了一种高速串行接口向低速串行接口传输的一种方法,该方法的数据流是单向的,接口转换使用了专用的驱动电路,驱动电路的中包含了一个主控微处理器(MPU)单元,负责控制和转发来自高速接口的数据。苏州皓泰视频技术有限公司申请的专利“一种基于多核处理器的可扩展NVR系统”(专利号CN201310106753.6,公开号CN103179385A)公开了一种PCIe与低速串行接口数据交互的一种方法,该方法主要利用了多核处理器作为主控,来完成各个子系统的交互。以FPGA开发为例,目前低速串并转换协议的IP是基于16C552此类串并转换协议芯片开发的,该IP的并行接口为带片选的局部并行总线接口,该类型接口主要为主控芯片设计。高速串行总线IP如Xilinx的官方PCIe或SRIOIP核中的并行接口为AXI总线接口,该接口也主要为主控芯片设计。可见目前高低速串行总线转换后的并行接口都主要 ...
【技术保护点】
1.一种高速串行总线与低速串行总线数据传输和转换方法,其特征在于,在FPGA中对高速串行总线和低速串行总线的的并行接口部分作封装,利用状态机或者组合逻辑,提取出有效数据,使得并行接口数据可以直接对缓存进行读写操作,具体方法实现包括以下步骤:步骤一、利用高速总线中特殊的数据格式或者数据包,初始化并配置低速串行总线:高速串行总线在传输开始之前,向FPGA发送多个中断、消息包、门铃包类特殊数据格式或数据包,每一个包中都包含初始化低速串行总线或传输链路状态的参数值,FPGA解析此类型数据包后,依次配置低速串行总线的波特率,停止位、校验位等数据格式,中断或查询方式,传输链路中发送接收数据的最大长度;步骤二、将高速串行总线与低速串行总线中的并行数据接口封装,封装后两种串行总线的转换出的并行数据可以互相传递并识别;步骤三、将收到的并行数据作转换,转换为需要的串行数据输出。
【技术特征摘要】
1.一种高速串行总线与低速串行总线数据传输和转换方法,其特征在于,在FPGA中对高速串行总线和低速串行总线的的并行接口部分作封装,利用状态机或者组合逻辑,提取出有效数据,使得并行接口数据可以直接对缓存进行读写操作,具体方法实现包括以下步骤:步骤一、利用高速总线中特殊的数据格式或者数据包,初始化并配置低速串行总线:高速串行总线在传输开始之前,向FPGA发送多个中断、消息包、门铃包类特殊数据格式或数据包,每一个包中都包含初始化低速串行总线或传输链路状态的参数值,FPGA解析此类型数据包后,依次配置低速串行总线的波特率,停止位、校验位等数据格式,中断或查询方式,传输链路中发送接收数据的最大长度;步骤二、将高速串行总线与低速串行总线中的并行数据接口封装,封装后两种串行总线的转换出的并行数据可以互相传递并识别;步骤三、将收到的并行数据作转换,转换为需要的串行数据输出。2...
【专利技术属性】
技术研发人员:郭京,邓豹,沈华,张晓曦,陈颖图,亢晓丽,
申请(专利权)人:中国航空工业集团公司西安航空计算技术研究所,
类型:发明
国别省市:陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。