【技术实现步骤摘要】
一种多核DSP处理芯片核间通信系统及其方法
本专利技术涉及多核DSP处理芯片及嵌入式实时操作
，尤其涉及一种多核dsp处理芯片核间通信系统及其方法。
技术介绍
随着互联网和计算机技术的飞速发展，对中央处理器的性能要求越来越高，体积要求越来越小。以前主要是通过提高处理能力，或增加硬件来提升性能，但随之而来的晶体管的数量也越来越多，体积也会越来越大，这显然不符合实际发展的需求。所以，另外一种提高性能的方式就是使用多核处理器。在嵌入式开发领域，多核DSP处理器的使用越来越多。顾名思义，多核DSP处理器就是在一个DSP处理芯片上集成两个及以上的处理单元，每个处理单元独立的成为一个核。多核DSP处理器中的每个核可以单独处理独立的任务，而每个核之间也时常需要传递数据信息，这就涉及到核间通信的相关流程。
技术实现思路
本专利技术的目的就在于提供一种多核dsp处理芯片核间通信系统及其方法。本专利技术的目的是这样实现的：通过核间转发，打包发送数据，实现核间通信；核间消息传递可以指定一个最大发送长度，然后分条消息逐级进行打包，写入在共享内存区规划好的地址区域，调用IPC中断，统一发...
【技术保护点】
1.一种基于多核DSP处理芯片的内部核间通信系统，其特征在于：包括上层应用程序模块（0），设置有多核处理器模块（1）；上层应用程序模块（0）和多核处理器模块（1）交互；所述的多核处理器模块1包括第1、2、3、4核（10、20、30、40）；在第1、2核（10、20）之间设置有第1核到第2核的共享内存区（12）和第2核到第1核的共享内存区（21）；在第2、3核（20、30）之间设置有第2核到第3核的共享内存区（23）和第3核到第2核的共享内存区（32）；在第3、4核（30、40）之间设置有第3核到第4核的共享内存区（34）和第4核到第3核的共享内存区（43）；上列核与核之间通...
【技术特征摘要】
1.一种基于多核DSP处理芯片的内部核间通信系统，其特征在于：包括上层应用程序模块（0），设置有多核处理器模块（1）；上层应用程序模块（0）和多核处理器模块（1）交互；所述的多核处理器模块1包括第1、2、3、4核（10、20、30、40）；在第1、2核（10、20）之间设置有第1核到第2核的共享内存区（12）和第2核到第1核的共享内存区（21）；在第2、3核（20、30）之间设置有第2核到第3核的共享内存区（23）和第3核到第2核的共享内存区（32）；在第3、4核（30、40）之间设置有第3核到第4核的共享内存区（34）和第4核到第3核的共享内存区（43）；上列核与核之间通过共享内存区进行消息交互，并遵循全双工和逐级通信原则。2.按权利要求1所述的内部核间通信系统，其特征在于：第1、2、3、4核（10、20、30、40）的结构相同；第1核（10）包括第1核port0收发缓存区（101）、第1核IPC中断模块（102）、第1核内程序运行模块（103）和第1核port1收发缓存区（104）。3.基于权利要求1-2所述的系统的核间通信方法，其特征在于：①在共享内存区域中，细划分出源核与目标核之间共享内存区的地址，长度，且方向唯一；②在内存中，为每一个核虚拟出两个收发端口，port0与port1，两个端口的数据缓存区域分别msg_buf_port0，msg_buf_port1；③在源核需要发送消息时，A、如果是port0发送消息，先检测msg_buf_port0中是否存在需要发送的消息，如果有，则逐一提取并进行打包；然后将需要发送的消息写入指定的共享内存区，同时递减消息队列中数目；B、如果是port1发送消息，先检测msg_buf_port1中是否存在需要发送的消息，如果有，则逐一提取并进行打包；然后将需要发送的消息写入指定的共享内存区，同时递减消息队列中数目；④源核将需要传递的目标核标识，以及任务标识，通过IPC中断传递给目标核；⑤目标核监控到属于自己的任务标识时，则去规划的共享内存区域中读取消息；⑥目标核接收消息时，a、如果是port0接收消息，先从对应源核发送的共享内存区域中获取消息，然后进行消息解析，解析完毕后将消息存放在msg_buf_port1消息缓存中，同时递增消息队列中数目；b、如果是port1接收消息，先从对应源核发送的共享内存区域中获取消息，然后进行消息解析，解析完毕后将消息存放在msg_buf_port0消息缓存中，同时递增消息队列中数目。4.按权利要求3所述的核间通信方法，其特征在于某一个核进行核间消息发送时的流程：A...
【专利技术属性】
技术研发人员：何健，叶猛，
申请(专利权)人：武汉虹旭信息技术有限责任公司，
类型：发明
国别省市：湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。