一种PCI数据总线的实时数据传输方法技术

本发明专利技术公开了一种PCI数据总线的实时数据传输方法，FPGA芯片和PCI接口芯片间通过双口SDRAM芯片作为桥梁，从而实现FPGA芯片与PCI总线间的实时数据传输，能保证在FPGA芯片读取数据的空间与计算机软件写入数据的空间严格分开，保证了数据实时不间断的传输。

【技术实现步骤摘要】
一种PCI数据总线的实时数据传输方法
本专利技术涉及一种PCI数据总线的实时数据传输方法。
技术介绍
在国外，上世纪八十年代就出现了关于数字化解调系统方面的论述和报告，90年代后渐渐出现了基于片上系统(SystemOnChip，SOC)和软件无线电技术的数字解调设计思想，同时一些公司相继推出了数字化解调产品。美国的Pentek公司2007年成功推出了功能强大的Model7142-428软件无线电处理机，该处理机不但包括14位125MHz的4个AD和1个DA转换通道，而且设计有多频带的数字下变频核，可实现抽取范围为2-65536，此外还拥有插值范围为2-32768的插值滤波器；Pentek公司推出的一系列软件无电线处理机产品为无线通信等系统提供了优越的解决方案。而在信号发生器研究和发展中，国外的产品技术成熟，产品种类齐全，目前国际上居领先地位的是美国的泰克(Tektronix)和安捷伦(Agilent)，其产品在技术和市场占有率上享誉全球。泰克公司的任意波形/函数发生器从AFG3000、AFG5000到AFG7000，可产生高达24GS/s的釆样率，成为当前市场上唯一能够生成最高达9.6GHz任意宽频带调制信号的单个设备信号发生解决方案，低端的AFG3021B带宽为25MHz，最大采样率250MS/S，128k内存深度，单通道输出；安捷伦公司低端的33521A系列函数/任意波形发生器，具有250MSa/s，16位分辨率，带宽30MHz。这些基于软件无线电设计理论的数字化中频解调系统和信号发生器为雷达、通信、测控等系统提供了优越的数字调制解调方案，同时也表明国外的软件无线电的应用技术达到了较高的水平。在国内，一些研究所和高校从上世纪90年代开始软件无线电领域的研究。在中频解调方面，北京理工大学完成一台最高工作频率为25MHz的多信道雷达中频数字接收机系统，它采用的是Intersil公司专用DDC芯片HSP50216；电子科技大学电子工程学院采用ADI公司的AD6644和Xilinx公司的FPGA器件设计完成了一套雷达数字接收机系统，该系统设计中滤波器实现采用了分布式算法，其处理的最大带宽为5MHz，最高工作频率为70MHz，只能解调一种模式的数字信号。在信号发生器领域，国内从上世纪末开始开发任意波形发生器，价格比国外便宜，但性能指标与国际品牌相距甚远，江苏的江南电子仪器有限公司生产的EM32201型全数字合成任意波形发生器，带宽20MHz，采样速率100MSa/s，存储长度32K，双通道输出；北京普源精电科技有限公司的最高端产品DG5000系列函数/任意波形发生器，最大输入带宽350MHz，1GS/s采样率，14位分辨率，双通道输出。可见目前国内已经重视软件无线电技术的发展，不过同国外的应用技术相比仍有一定的距离。综上所述，国外基于软件无线电的中频解调系统、信号发生器在理论研究上比较全面，设计思想相对来说也比较先进，尤其在参数适应范围上更加灵活多变，能够满足绝大多数测试系统的应用环境。但动辄数十万上百万的高昂成本，是测试设备难以承受的，只能作为实验设备使用。现在国内有一些高校和公司也开始这一方面的板卡和设备的开发，但此类设备的功能较为单一，只能在固定调制解调模式、码元速率和载波频率下工作。在测试设备的开发中，对于测试设备的不同参数需求，并没有通用性强性价比高的调制解调测试平台，和高效率的解决方案进行项目的设计开发，只能选择价格高昂的国外通用型产品或性能单一的国内调制解调板卡，在这过程中，采购周期变长，产品成本急剧上升，严重影响产品的开发和交付。同时，在这样的调制解调测试设备开发模式下，不同的测试参数需求使得测试设备的开发参数不同，使得每次测试设备的开发都相互独立，无法形成规模效益，也很难掌握核心技术。怎样实现调制解调板卡与主机上的计算机软件实时数据的传输，也是亟待解决的问题。
技术实现思路
本专利技术的目的是克服现有技术的缺陷，提供一种PCI(PeripheralComponentInterconnect，外设部件互连标准)数据总线的实时数据传输方法，FPGA(Field－ProgrammableGateArray，即现场可编程门阵列)芯片和PCI接口芯片间通过双口SDRAM(SynchronousDynamicRandomAccessMemory，同步动态随机存储器)芯片作为桥梁，从而实现FPGA芯片与PCI总线间的实时数据传输。实现上述目的的技术方案是：一种PCI数据总线的实时数据传输方法，所述PCI数据总线包括PCI接口芯片和与其相连的双口SDRAM芯片，所述双口SDRAM芯片与所述FPGA芯片相连，所述FPGA芯片通过所述PCI数据总线与主机实现数据传输，所述实时数据传输方法包括以下步骤：S1，所述FPGA芯片将解调后的数据，通过本地总线地址和数据线，从双口SDRAM芯片的地址0000～地址3FFF顺次循环写入解调码元数据；S2，所述FPGA芯片的状态机以本地总线地址的数值作为依据，将所述双口SDRAM芯片分为两个存储空间，该两个存储空间分别为第一空间和第二空间，所述第一空间的为地址为0000～1FFF，所述第二空间的地址为2000～3FFF；S3，在所述FPGA芯片的状态机中，监测本地总线地址的数值，当本地总线地址的数值累加到1FFF，即表示所述第一空间已写满，所述FPGA芯片的状态机输出中断申请，触发中断信号输出给所述PCI接口芯片，并将所述第一空间的标志位输出给所述PCI接口芯片；S4，所述PCI接口芯片将中断信号发送给所述主机，所述主机的计算机软件中的状态机接收到中断请求时，先发出控制指令，驱动PCI接口芯片的管脚USERo为低电平，从而清除所述FPGA芯片的中断申请，然后所述主机进入数据接收状态，根据空间位置标志的状态，读取所述第一空间的数据；S5，主机完成所述第一空间中的数据读取后，主机的计算机软件进入保持状态，等待FPGA芯片的本地总线地址累加到3FFF时，触发读取第二空间中数据的进程，其过程与主机读取第一空间中数据相类似。上述的一种PCI数据总线的实时数据传输方法，其中，所述FPGA芯片和PCI接口芯片间通过双口SDRAM芯片作为桥梁，从而实现FPGA芯片与PCI总线间的实时数据传输。本专利技术的PCI数据总线的实时数据传输方法，FPGA芯片和PCI接口芯片间通过双口SDRAM芯片作为桥梁，从而实现FPGA芯片与PCI总线间的实时数据传输。附图说明图1为FPGA芯片和PCI接口芯片的连接示意图；图2为本专利技术的PCI数据总线的实时数据传输方法的逻辑图；图3为主机实时数据接收的状态机图。具体实施方式为了使本
的技术人员能更好地理解本专利技术的技术方案，下面结合附图对其具体实施方式进行详细地说明：请参阅图1，PCI数据总线包括PCI接口芯片1和与其相连的双口SDRAM芯片2，双口SDRAM芯片2与FPGA芯片3相连，FPGA芯片3通过PCI数据总线与主机4实现数据传输。FPGA芯片3内部构造有解调算法。FPGA芯片3和PCI接口芯片1间通过双口SDRAM芯片2作为桥梁，从而实现FPGA芯片3与PCI总线间的实时数据传输。请参阅图2和图3，本专利技术的实施例，一种PCI数据总线的实时数据传输方本文档来自技高网...

【技术保护点】
1.一种PCI数据总线的实时数据传输方法，所述PCI数据总线包括PCI接口芯片和与其相连的双口SDRAM芯片，所述双口SDRAM芯片与所述FPGA芯片相连，所述FPGA芯片通过所述PCI数据总线与主机实现数据传输，其特征在于，所述实时数据传输方法包括以下步骤：S1，所述FPGA芯片将解调后的数据，通过本地总线地址和数据线，从双口SDRAM芯片的地址0000～地址3FFF顺次循环写入解调码元数据；S2，所述FPGA芯片的状态机以本地总线地址的数值作为依据，将所述双口SDRAM芯片分为两个存储空间，该两个存储空间分别为第一空间和第二空间，所述第一空间的为地址为0000～1FFF，所述第二空间的地址为2000～3FFF；S3，在所述FPGA芯片的状态机中，监测本地总线地址的数值，当本地总线地址的数值累加到1FFF，即表示所述第一空间已写满，所述FPGA芯片的状态机输出中断申请，触发中断信号输出给所述PCI接口芯片，并将所述第一空间的标志位输出给所述PCI接口芯片；S4，所述PCI接口芯片将中断信号发送给所述主机，所述主机的计算机软件中的状态机接收到中断请求时，先发出控制指令，驱动PCI接口芯片的管脚USERo为低电平，从而清除所述FPGA芯片的中断申请，然后所述主机进入数据接收状态，根据空间位置标志的状态，读取所述第一空间的数据；S5，主机完成所述第一空间中的数据读取后，主机的计算机软件进入保持状态，等待FPGA芯片的本地总线地址累加到3FFF时，触发读取第二空间中数据的进程，其过程与主机读取第一空间中数据相类似。...

【技术特征摘要】
1.一种PCI数据总线的实时数据传输方法，所述PCI数据总线包括PCI接口芯片和与其相连的双口SDRAM芯片，所述双口SDRAM芯片与所述FPGA芯片相连，所述FPGA芯片通过所述PCI数据总线与主机实现数据传输，其特征在于，所述实时数据传输方法包括以下步骤：S1，所述FPGA芯片将解调后的数据，通过本地总线地址和数据线，从双口SDRAM芯片的地址0000～地址3FFF顺次循环写入解调码元数据；S2，所述FPGA芯片的状态机以本地总线地址的数值作为依据，将所述双口SDRAM芯片分为两个存储空间，该两个存储空间分别为第一空间和第二空间，所述第一空间的为地址为0000～1FFF，所述第二空间的地址为2000～3FFF；S3，在所述FPGA芯片的状态机中，监测本地总线地址的数值，当本地总线地址的数值累加到1FFF，即表示所述第一空间已写满，所述FPGA芯片...

【专利技术属性】
技术研发人员：左敬轩，袁鹏，孙玮泽，迟英昊，闫旭东，李荣正，陈学军，戴国银，
申请(专利权)人：上海工程技术大学，
类型：发明
国别省市：上海,31