一种基于FPGA的卷积神经网络算法的测试方法及设备技术

本发明专利技术公开了一种基于FPGA的卷积神经网络算法的测试方法及设备，用于提高测试效率。其中的基于FPGA的卷积神经网络算法的测试方法包括：接收来自终端设备的控制参数，其中，所述控制参数用于触发测试卷积神经网络算法的至少一个待测试模块；接收来自终端设备的测试参数，其中，所述测试参数用于对所述至少一个待测试模块进行测试；基于所述控制参数以及所述测试参数对所述至少一个待测试模块进行测试。

【技术实现步骤摘要】
一种基于FPGA的卷积神经网络算法的测试方法及设备
本专利技术涉及算法测试
，特别涉及一种基于FPGA的卷积神经网络算法的测试方法及设备。
技术介绍
卷积神经网络算法可以通过现场可编程门阵列（Field－ProgrammableGateArray，FPGA）实现。但是卷积神经网络算法结构复杂，完全转换成硬件语言在FPGA上实现，需要对算法进行反复调试。目前基于FPGA对卷积神经网络算法进行调试的方法是修改卷积神经网络算法程序后，重新编译程序，再通过编译后从程序进行测试。但是重新编译程序往往需要1-2小时以上的时间，调试效率较低。在卷积神经网络算法调试的过程中需要将数据量较大的测试图像、权重参数等导入FPGA中作为计算参数同时将大量的计算结果导出进行数据比对。还需要实时的将数据量较小的控制信号导入FPGA中，控制FPGA的运行到需要测试的程序模块，同时将该位置的一些信号的状态导出到上位机，对错误进行定位。
技术实现思路
本专利技术实施例提供一种基于FPGA的卷积神经网络算法的测试方法及设备，用于提高测试效率。本专利技术实施例提供了一种基于现场可编程门阵列FPGA的卷积神经网络算法的测本文档来自技高网...

【技术保护点】
1.一种基于现场可编程门阵列FPGA的卷积神经网络算法的测试方法，其特征在于，包括：接收来自终端设备的控制参数，其中，所述控制参数用于触发测试卷积神经网络算法的至少一个待测试模块；接收来自终端设备的测试参数，其中，所述测试参数用于对所述至少一个待测试模块进行测试；基于所述控制参数以及所述测试参数对所述至少一个待测试模块进行测试。

【技术特征摘要】
1.一种基于现场可编程门阵列FPGA的卷积神经网络算法的测试方法，其特征在于，包括：接收来自终端设备的控制参数，其中，所述控制参数用于触发测试卷积神经网络算法的至少一个待测试模块；接收来自终端设备的测试参数，其中，所述测试参数用于对所述至少一个待测试模块进行测试；基于所述控制参数以及所述测试参数对所述至少一个待测试模块进行测试。2.如权利要求1所述的测试方法，其特征在于，在接收来自终端设备的控制参数之后，还包括：将所述控制参数写入寄存器或者双倍速率内存DDR。3.如权利要求2所述的测试方法，其特征在于，在接收来自终端设备的测试参数之后，还包括：将所述测试参数写入DDR。4.如权利要求3所述的测试方法，其特征在于，将所述控制参数写入寄存器或者双倍速率内存DDR，包括：基于Xing分布式媒体结构XDMA接收所述控制参数；基于协议转换模块将所述控制参数写入所述寄存器，其中，所述协议转换模块用于在所述Xing分布式媒体结构支持的通信协议和所述寄存器所支持的通信协议之间相互转化；或，基于AXI4总线协议将所述控制参数写入所述DDR。5.如权利要求3所述的测试方法，其特征在于，将所述测试参数写入DDR，包括：基于AXI4总线协议将所述测试参数写入所述DDR。6.如权利要求4或5所述的测试方法，其特征在于，基于所述控制参数以及所述测试参数对所述至少一个待测试模块进行测试，包括：从寄存器或者所述DD...

【专利技术属性】
技术研发人员：陈海波，
申请(专利权)人：深兰人工智能芯片研究院江苏有限公司，
类型：发明
国别省市：江苏,32