应用于存储器系统的电路与相关方法技术方案

一种应用于一存储器系统的电路，该系统包含多个存储器。该电路包含多个串联连接的连接线，每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器的其中之一存储器的一端点，该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，且该第一连接线与该第二连接线为串联连接。

【技术实现步骤摘要】
应用于存储器系统的电路与相关方法
本专利技术涉及一种应用于一存储器系统的电路以及相关方法。
技术介绍
传统上如固态硬盘(SolidStateDevice,SSD)或双倍数据率(DoubleDataRate,DDR)的系统中的存储器通常使用一星形结构或一飞越(fly-by)结构来实现。图1显示现有技术中的星形结构以及飞越结构，如图1的子图(A)所示，一存储器系统110具有多个排列成星形结构的存储器区域FLASH1、FLASH2、FLASH3以及FLASH4，并且由控制器111(如存储器控制器)所驱动，其中每一存储器区域可包含多于一个存储器，举例来说，存储器系统110为一固态硬盘系统，且包含于其中的每一存储器为一固态硬盘(SolidStateDisk,SSD)。如图1的子图(B)所示，存储器系统120具有多个排列成飞越结构的存储器M1-M8，并且由控制器121(如存储器控制器)所驱动，举例来说，存储器系统120为一双倍数据率系统，且包含于其中的每一存储器为一双倍数据率(DoubleDataRate,DDR)同步动态随机存取存储器(SynchronousDynamicRandomAccessMemories,SDRAM)，图1的子图(A)所示的星形结构适用于一高速应用如固态硬盘系统，而图1的子图(B)所示的飞跃结构通常具有一长导线结构，且该导线在两相邻存储器之间的长度(或阻抗)可能相同，导致距离控制器最近的存储器容易产生严重的传输线信号反射。
技术实现思路
本专利技术的目的之一在于提供一种存储器系统的电路以及相关方法以解决上述问题。根据本专利技术的一实施例，公开一种应用于存储器系统的电路，该系统包含多个存储器。该电路包含多个串联连接的连接线，每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器的其中之一存储器的一端点，该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，且该第一连接线与该第二连接线为串联连接。根据本专利技术的一实施例，公开一种应用于存储器系统的方法，该系统包含多个存储器。该方法包含：将多个连接线串联耦接，其中每一连接线具有一第一端以及一第二端，该第二端耦接至多个存储器的其中之一存储器的一端点，该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，且该第一连接线与该第二连接线为串联连接。附图说明图1是应用于一传统存储器系统的星形结构以及飞越结构的示意图。图2是根据本专利技术一实施例的应用于一存储器系统的驱动电路的示意图。图3是根据本专利技术另一实施例的应用于一存储器系统的驱动电路的示意图。图4是根据图3中所示的驱动电路的一驱动单元的示意图。符号说明110、120、202存储器系统111、201控制器M1-M8存储器FLASH1-FLASH4存储器区域200驱动电路T1-T8连接线Z1-Z8、ZV1、ZV2阻抗N1-N8端点RL负载阻抗Rs电阻Vs驱动电压源具体实施方式在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。所属领域中技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。如上所述，对于应用星形结构的存储器系统而言，由于以金属连接线所形成的阻抗在用以连接存储器时，相同距离将会有相同的等效阻抗，因此将造成严重的反射使得效能下降。图2是根据本专利技术一实施例的应用于一存储器系统202的驱动电路200的示意图，存储器系统202包含多个存储器M1、M2、M3、M4、M5、M6、M7以及M8，本领域技术人员应能理解存储器M1-M8可以被等效为如图2所示的多个电容。需注意的是，在存储器系统202所包含的存储器的数量并非本专利技术的一限制，举例来说，存储器系统202可包含多于一个存储器(如2、4、6、8个或甚至更多个存储器)，取决于实际应用的需求。驱动电路200包含多个连接线T1、T2、T3、T4、T5、T6、T7以及T8，其中连接线T1-T8是由长度分别为L1、L2、L3、L4、L5、L6、L7、以及L8的金属所实现，而如图2所示，连接线T1-T8的等效阻抗分别为Z1、Z2、Z3、Z4、Z5、Z6、Z7、以及Z8。存储器系统202的存储器M1-M8中的每一存储器具有一端点耦接至连接线T1-T8的其中之一的一端，且在存储器M1-M8中每两个存储器就由连接线T1-T8的其中之一所区隔开。驱动电路200还包含一控制器201(例如一存储器控制器)，其包含一驱动电压源Vs以及一电阻Rs，且控制器201耦接至连接线T1-T8。连接线T1与存储器M1可视为一低通滤波器，连接线T2与存储器M2可视为另一低通滤波器，依此类推。对于存储器M1而言，由具有阻抗Z1的连接线T1与存储器M1所组成的低通滤波器所需的操作频率或截止频率可通过调整连接线T1的长度来设定，使得驱动电压源Vs所产生的驱动电压信号可通过。同样地，由连接线T2与存储器M2所组成的低通滤波器所需的操作频率或截止频率可通过调整连接线T2的长度来设定，而由连接线T3与存储器M3所组成的低通滤波器所需的操作频率或截止频率可通过调整连接线T3的长度来设定，依此类推。该驱动信号则借此传送至终端电阻(例如图2所示的负载阻抗RL)，在其他实施例中，终端电阻位于距离控制器201最远的存储器中。通过上述实施例，当自图2所示的端点N1、N2、N3、N4、N5、N6、N7以及N8所观察到该驱动信号的反射可因此被抑制/减弱，该驱动信号的最大眼图(eyediagram)将可通过测试仪器所观察到，效能因此大幅提升。需注意的是，连接线T1-T8的阻抗不仅能通过改变长度来调整，可同样通过改变宽度或利用不同种类的金属或材料来实现。除此之外，在此实施例中，连接线T1-T8的等效阻抗以不同名称(即Z1-Z8)所标记，然而，连接线T1-T8其中的某些连接线可具有相同的等效阻抗。图3是根据本专利技术另一实施例的应用于一存储器系统的驱动电路200的示意图，在此实施例中，图2所示的阻抗Z1、Z3、Z5、Z7具有相同的阻抗值ZV1，而阻抗Z2、Z4、Z6、Z8具有相同的阻抗值ZV2，其中ZV1≠ZV2。参考图4，其为根据本专利技术又另一实施例的一存储器系统中的驱动电路的示意图，该存储器系统包含至少两个存储器(例如M1与M2)，驱动电路包含两个不同串联耦接的连接线且分别具有不同的阻抗值ZV1/2与ZV2/2(图中并未显示控制器位置)，该驱动电路以及存储器M1与M2可被视为一滤波器，用以过滤一特定频带，其中仅有具有在该频带范围中的频率的信号可允许通过或传送至存储器。如图4所示的该驱动电路可被用作一等效方框图，通过串联耦接该等效方框图可形成如图3所示的驱动电路。在另一范例中，阻抗Z1、Z2、Z3、Z4、Z5、Z6以及Z7具有相同阻抗值ZV1而阻抗Z8具有阻本文档来自技高网...

【技术保护点】
1.一种应用于一存储器系统的电路，其中该存储器系统包含多个存储器，该电路包含：多个连接线，该多个连接线为串联连接，且其中的每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器中的其中之一的一端点；其中该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，该第一连接线与该第二连接线为串联连接。

【技术特征摘要】
2017.09.25 US 15/713,7181.一种应用于一存储器系统的电路，其中该存储器系统包含多个存储器，该电路包含：多个连接线，该多个连接线为串联连接，且其中的每一连接线具有一第一端以及一第二端，该第二端耦接至该多个存储器中的其中之一的一端点；其中该多个连接线中的一第一连接线的一等效阻抗与该多个连接线中的一第二连接线的一等效阻抗不同，该第一连接线与该第二连接线为串联连接。2.如权利要求1所述的电路，还包含：一控制器，包含：一驱动电压源，耦接至该多个串联连接的连接线，其中该驱动电压源用以提供一驱动电压至该多个存储器；以及一源阻抗，耦接至该多个连接线以及该驱动电压源之间。3.如权利要求1所述的电路，其中该多个存储器为多个双倍资料率同步动态随机存取记忆体。4.如权利要求1所述的电路，其中该多个存储器为多个固态硬盘。5.如权利要求1所述的电...

【专利技术属性】
技术研发人员：邱致嘉，吴瑞北，吴亭莹，王文山，周格至，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71