【技术实现步骤摘要】
数模转换装置、电子乐器、信息处理装置及数模转换方法相关申请的参照本申请主张以2017年9月22日申请的日本专利申请特愿2017-182591为基础的优先权，将该基础申请的内容全部纳入本申请中。
本专利技术涉及数模转换装置、电子乐器、信息处理装置以及数模转换方法。
技术介绍
提出有与数模转换装置相关的技术，该数模转换装置能够容易地搭载于上位系统，而且不会导致装置结构的复杂化地避免抖动(jitter)的影响(例如，专利文献1)。专利文献1：日本特开2009-239700号公报来自以使用了SSCG(频谱扩展时钟振荡器)的PLL(相位同步电路)的时钟为基础的ΔΣ装置的信号，由于信号的变化点始终变动，所以包括上述专利文献1记载的技术在内，不能基于作为稳定的周期信号的石英振荡器的高精度的信号直接进行闩锁或者使通过逻辑门。另外，也可以考虑用FIFO存储器等吸收由SSCG的时钟的周期变动引起的数字音频数据的波动的方法，但如果在带有SSCG的PLL产生的中心时钟频率与石英振荡器的时钟频率的关系不构成整数倍的情况下，则有可能在FIFO中发生数据溢出或数据的缺损等。另外，在SSCG中的...
【技术保护点】
1.一种数模转换装置，将所输入的数字信号表示的乐音的数字数据转换为模拟信号，其特征在于，执行以下处理：信号输出处理，在第1时钟信号中的第1周期的整数倍的第2周期输出控制信号；计数处理，对时钟频率高于上述第1时钟信号的第2时钟信号进行计数并存储计数值；判别处理，对应于通过上述计数处理存储的计数值，判别对所输入的数字信号表示的乐音的数字数据的ΔΣ运算是否正在执行中；ΔΣ运算处理，在通过上述信号输出处理输出了上述控制信号时，在通过上述判别处理判别为上述ΔΣ运算不是正在执行中的情况下，针对所输入的数字信号表示的乐音的数字数据，开始基于上述第2时钟信号的上述ΔΣ运算；控制处理，在通过...
【技术特征摘要】
2017.09.22 JP 2017-1825911.一种数模转换装置，将所输入的数字信号表示的乐音的数字数据转换为模拟信号，其特征在于，执行以下处理：信号输出处理，在第1时钟信号中的第1周期的整数倍的第2周期输出控制信号；计数处理，对时钟频率高于上述第1时钟信号的第2时钟信号进行计数并存储计数值；判别处理，对应于通过上述计数处理存储的计数值，判别对所输入的数字信号表示的乐音的数字数据的ΔΣ运算是否正在执行中；ΔΣ运算处理，在通过上述信号输出处理输出了上述控制信号时，在通过上述判别处理判别为上述ΔΣ运算不是正在执行中的情况下，针对所输入的数字信号表示的乐音的数字数据，开始基于上述第2时钟信号的上述ΔΣ运算；控制处理，在通过上述判别处理判别为上述ΔΣ运算正在执行中的情况下，进行控制，使得在通过上述判别处理判别为上述ΔΣ运算不是正在执行中之前，对所输入的数字信号表示的乐音的数字数据不开始基于上述第2时钟信号的上述ΔΣ运算；以及输出处理，将上述ΔΣ运算处理中的运算结果转换为模拟信号并输出。2.一种电子乐器，其特征在于，包含：演奏操作件；数模转换装置，将输入的数字信号表示的乐音的数字数据转换为模拟信号；以及扬声器，根据上述演奏操作件的操作，输出由上述数模转换装置转换为上述模拟信号的乐音，上述数模转换装置执行以下处理：信号输出处理，在第1时钟信号中的第1周期的整数倍的第2周期输出控制信号；计数处理，对时钟频率高于上述第1时钟信号的第2时钟信号进行计数并存储计数值；判别处理，对应于通过上述计数处理存储的计数值，判别对所输入的数字信号表示的乐音的数字数据的ΔΣ运算是否正在执行中；ΔΣ运算处理，在通过上述信号输出处理输出了上述控制信号时，在通过上述判别处理判别为上述ΔΣ运算不是正在执行中的情况下，针对所输入的数字信号表示的乐音的数字数据，开始基于上述第2时钟信号的上述ΔΣ运算；控制处理，在通过上述判别处理判别为上述ΔΣ运算正在执行中的情况下，进行控制，使得在通过上述判别处理判别为上述ΔΣ运算不是正在执行中之前，对所输入的数字信号表示的乐音的数字数据不开始基于上述第2时钟信号的上述ΔΣ运算；以及输出处理，将上述ΔΣ运算处理中的运算结果转换为模拟信号并输出。3.根据权利要求2所述的电子乐器，其特征在于，上述第2时钟信号由基于频谱扩展时钟振荡器的相位同步电路产生。4.根据权利要求2所述的电子乐器，其特征在于，执行放大处理，上述放大处理对在上述输出处理中输出的模拟信号中的模拟连续量进行差动放大。5.一种信...
【专利技术属性】
技术研发人员：坂田吾朗，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。