【技术实现步骤摘要】
一种验证方法及验证装置
本申请涉及神经网络硬件加速
，尤其涉及一种验证方法及验证装置。
技术介绍
随着人工智能的迅猛发展，神经网络也越来越受到人们的关注。目前神经网络大部分通过软件实现，数据量大，对硬件的计算能力要求高，依赖于云端的高计算能力，功耗大。针对上述问题，利用现场可编程门阵列（Field-ProgrammableGateArray，FPGA）加速器实现卷积神经网络（ConvolutionalNeuralNetwork，CNN）也逐渐被提出来。实现过程是利用计算机软件设计仿真后，利用FPGA实现对卷积神经网络进行加速，而在利用FPGA设计CNN时，不可避免的会出现各种各样的问题，因此利用计算机软件仿真的仿真结果对FPGA设计的运行结果进行验证，也就是将FPGA设计的运行结果与仿真结果进行比对。目前，将FPGA设计的运行结果与仿真结果进行比对是通过人工进行的，花费的时间较长，比对效率低，尤其是在神经网络有很多层，每层神经网络都有计算的数据的情况下，而会影响基于FPGA的CNN设计的效率。
技术实现思路
本申请实施例提供一种验证方法及验证装置，用于提高对FP...
【技术保护点】
1.一种验证方法，其特征在于，包括：从现场可编程阵列FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果；根据所述当前运行的神经网络层对应的计算机软件仿真的仿真结果，对所述运行结果进行验证，获得验证结果。
【技术特征摘要】
1.一种验证方法，其特征在于，包括：从现场可编程阵列FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果；根据所述当前运行的神经网络层对应的计算机软件仿真的仿真结果，对所述运行结果进行验证，获得验证结果。2.根据权利要求1所述的方法，其特征在于，在从FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果之前，所述方法还包括：将所述FPGA板卡的第一寄存器中对应所述当前运行的神经网络层的使能值设置为1，除所述当前运行的神经网络层外的其它神经网络层的使能值设置为零，以使所述FPGA板卡运行使能值为1的神经网络层；其中，所述第一寄存器用于存储所述卷积神经网络的所有神经网络层中每层神经网络层的使能值。3.根据权利要求1或2所述的方法，其特征在于，从FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果，包括：检测获得所述FPGA板卡的第二寄存器存储的数据；其中，所述第二寄存器存储的数据用于表征所述当前运行的神经网络层的运行是否结束；当所述第二寄存器存储的数据为1时，从所述FPGA板卡获取所述当前运行的神经网络层的运行结果。4.根据权利要求1或2所述的方法，其特征在于，从FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果，包括：在接收到所述FPGA板卡发送的中断指示时，从所述FPGA板卡获取所述当前运行的神经网络层的运行结果；其中，所述中断指示用于表征所述当前运行的神经网络层运行结束。5.根据权利要求1或2所述的方法，其特征在于，从FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果，包括：从所述FPGA板卡的第三寄存器获取所述当前运行的神经网络层的层数；根据与所述层数对应的神经网络层的内存存储器的首地址以及存储长度，从所述内存存储器获取所述当前运行的神经网络层的运行结果。6.根据权利要求5所述的方法，其特征在于，根据与所述层数对应的神经网络层的内存存储器的首地址以及存储长度，从所述内存存储器获取所述当前运行的神经网络层的运行结果，包括：从所述内存存储器读取所述当前运行的神经网络层的运行结果；对所述运行结果进行数据翻转，获得翻转后的运行结果；其中，所述数据翻转用于将所述运行结果的存储模式由第一模式转换为第二模式，所述第一模式和所述第二模式为小端模式和大端模式中的一种；将所述翻转后的运行结果存储到上位机的内存中。7.根据权利要求2所述的方法，其特征在于，所述方法还包括：当所述验证结果一致，使能当前运行的神经网络层的下一神经网络层；其中，在所述所有神经网络层均运行结束时，将所述第一寄存器置零；或当所述验证结果不一致时，计算出所述运行结果与所述仿真结果存在差别的位置的宽度、高度及深度。8.一种验证装置，其特征在于，包括：获取单元，用于从现场可编程阵列FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果；验证单元，用于根据所述当前运行的神经网络层对应的计算机软件仿真的仿真结果，对所述运行结果进行验证，获得验证结果。9.一种验证装置，其特征在于，包括：存储器，用于存储指令；处理器，用于读取所述存储器中的指...
【专利技术属性】
技术研发人员：陈海波，
申请(专利权)人：深兰人工智能芯片研究院江苏有限公司，
类型：发明
国别省市：江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。