加速器、基于FPGA的加速系统及控制方法、CNN网络系统技术方案

本公开提供了一种加速器，包括：多个计算单元PE和至少一个多路选择器MUX，MUX分别连接两个相互连接的PE，通过改变MUX的连接状态确定执行运算操作的PE的数量。通过本公开提供的加速器，实现了降低功耗的效果，且实现了算力需求均衡的效果。本公开还提供了一种基于FPGA的加速系统及控制方法、CNN网络系统及控制方法。

【技术实现步骤摘要】
加速器、基于FPGA的加速系统及控制方法、CNN网络系统
本公开实施例涉及互联网
，特别涉及加速器、基于FPGA的加速系统及控制方法、CNN网络系统及控制方法。
技术介绍
FPGA(Field-ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。而FPGA的核心部分便是加速器。基于加速器，实现相应的运算。在现有技术中，加速器由多个计算单元PE组成。为了满足算力的需求，在对底层的FPGA进行设计时，尽可能设置多个PE，而后采用脉动式的计算方式对计算需求进行计算。
技术实现思路
本公开实施例提供一种加速器、基于FPGA的加速系统及控制方法、CNN网络系统及控制方法。根据本公开实施例的一个方面，本公开实施例提供了一种加速器，包括：多个计算单元PE和至少一个多路选择器MUX，所述MUX分别连接两个相互连接的所述PE，通过改变所述MUX的连接状态确定执行运算操作的所述PE的数量。在一本文档来自技高网...

【技术保护点】
1.一种加速器，包括：多个计算单元PE和至少一个多路选择器MUX，所述MUX分别连接两个相互连接的所述PE，通过改变所述MUX的连接状态确定执行运算操作的所述PE的数量。

【技术特征摘要】
1.一种加速器，包括：多个计算单元PE和至少一个多路选择器MUX，所述MUX分别连接两个相互连接的所述PE，通过改变所述MUX的连接状态确定执行运算操作的所述PE的数量。2.根据权利要求1所述的加速器，其中，所述MUX为多个，且任意相邻两个所述PE之间通过一个所述MUX连接。3.根据权利要求1所述的加速器，其中，所述PE按照矩阵阵列排列。4.根据权利要求1至3中任一项所述的加速器，其中，所述连接状态包括输出状态，级联状态和断开状态。5.一种基于FPGA的加速系统，包括：寄存器，计算控制器，存储器，传输器，以及权利要求1至4中任一项所述的加速器，其中，所述计算控制器分别与所述加速器和所述寄存器连接，所述传输器分别与所述加速器和所述存储器连接。6.一种基于FPGA的加速系统的控制方法，所述方法基于权利要求5所述的基于FPGA的加速系统，包括：根据获取到的算力需求信息确定配置信息，所述配置信息包括所述PE的数量，以及每个所述MUX的连接状态；将所述配置信息发送至加速器，以便所述加速器根据所述配...

【专利技术属性】
技术研发人员：邬志影，
申请(专利权)人：百度在线网络技术北京有限公司，
类型：发明
国别省市：北京,11