随机码产生器及其相关控制方法技术

一种半导体芯片中的随机码产生器，包括：PUF记忆单元阵列、控制电路与验证电路。PUF记忆单元阵列包括m×n个PUF记忆单元。控制电路与验证电路连接至该PUF记忆单元阵列。于编程动作时，该控制电路编程该PUF记忆单元阵列。于验证动作时，该验证电路由该PUF记忆单元阵列中判断出p个PUF记忆单元为正常PUF记忆单元，并对应的产生映射信息，且p小于m×n。当该半导体芯片开始运作时，该控制电路根据该映射信息来读取该PUF记忆单元阵列中的该p个正常PUF记忆单元的储存状态，并组成随机码。

Random Code Generator and Its Related Control Methods

A random code generator in a semiconductor chip includes a PUF memory cell array, a control circuit and a verification circuit. The array of PUF memory units includes m *n PUF memory units. The control circuit and the verification circuit are connected to the PUF memory cell array. When programming action, the control circuit programmed the PUF memory unit array. In the verification action, the verification circuit judges that P PUF memory units are normal PUF memory units from the array of PUF memory units, and generates corresponding mapping information, and P is less than m *n. When the semiconductor chip starts to operate, the control circuit reads the storage status of the P normal PUF memory units in the PUF memory unit array according to the mapping information and composes random codes.

【技术实现步骤摘要】
随机码产生器及其相关控制方法
本专利技术是一种随机码产生器与相关控制方法，且特别涉及一种利用物理不可复制技术(physicallyunclonablefunction，简称PUF技术)的随机码产生器及其相关控制方法。
技术介绍
物理不可复制技术(physicallyunclonablefunction，简称PUF技术)是一种创新的方式用来保护半导体芯片内部的数据，防止半导体芯片的内部数据被窃取。根据PUF技术，半导体芯片内的随机码产生器(randomcodegenerator)能够提供随机码(randomcode)。此随机码可作为半导体芯片(semiconductorchip)上特有的身份码(IDcode)，用来保护内部的数据。一般来说，PUF技术是利用半导体芯片的制造变异(manufacturingvariation)来获得独特的随机码。此制造变异包括半导体的制程变异(processvariation)。也即，就算有精确的制程步骤可以制作出半导体芯片，但是其随机码几乎不可能被复制(duplicate)。因此，具有PUF技术的半导体芯片通常被运用于高安全防护的应用(applicationswithhighsecurityrequirements)。美国专利号US9,613,714公开利用一次编程记忆单元(onetimeprogrammablecell，简称OTP记忆单元，OTPcell)来组成随机码产生器，用来产生随机码(randomcode)。在随机码产生器中包括OTP记忆单元，OTP记忆单元中包括两个储存电路(storingcircuit)。其中，每个储存电路中具有反熔丝晶体管(antifusetransistor)。再者，OTP记忆单元又可称为物理不可复制记忆单元(简称PUF记忆单元，PUFcell)，且每个PUF记忆单元中可储存一个位的随机码。一般来说，当反熔丝晶体管的栅极端(gateterminal)与源漏端(source/drainterminal)之间的电压差未超过其耐压时，反熔丝晶体管维持在高电阻值状态。反之，当反熔丝晶体管的栅极端与漏源端之间的电压差超过其耐压时，反熔丝晶体管的栅极氧化层会破裂(rupture)，使得反熔丝晶体管由高电阻值状态改变为低电阻值状态。在美国专利号US9,613,714中提出多种可产生随机码的PUF记忆单元。举例来说，请参照图1A与图1B，其所示出为现有PUF记忆单元及相关偏压示意图。PUF记忆单元c1包括：选择晶体管S1、反熔丝晶体管A1、反熔丝晶体管A2以及选择晶体管S2。其中，选择晶体管S1的第一源/漏端连接至位线BL，选择晶体管S1的栅极端连接至字线WL；反熔丝晶体管A1的第一源/漏端连接至选择晶体管S1的第二源/漏端，反熔丝晶体管A1的栅极端连接至反熔丝控制线AF1；反熔丝晶体管A2的第一源/漏端连接至反熔丝晶体管A1的第二源/漏端，反熔丝晶体管A2的栅极端连接至反熔丝控制线AF2；选择晶体管S2的第一源/漏端连接至反熔丝晶体管A2的第二源/漏端，选择晶体管S2的栅极端连接至字线WL，选择晶体管S2的第二源/漏端连接至位线BL。如图1B所示，于编程动作(programaction)时，提供接地电压(0V)至位线BL，提供选择电压(Vdd)至字线WL，提供编程电压(Vpp)至反熔丝控制线AF1、AF2。另外，在编程动作时，字线WL的电压范围也可设计在选择电压(Vdd)及Vdd2电压之间，其中Vdd2电压大小介于选择电压(Vdd)～编程电压(Vpp)之间。再者，在PUF
中，编程动作(programaction)与另一种编程动作(enrollaction)是相同的意思。也即，PUF记忆单元可被编程(programmed)，也可以说PUF记忆单元可被编程(enrolled)。于进行编程动作时，选择晶体管S1与S2开启，反熔丝晶体管A1与A2会同时接收到编程电压(Vpp)。因此，反熔丝晶体管A1与A2其中之一会改变其状态。举例来说，反熔丝晶体管A1改变为低电阻值状态，而反熔丝晶体管A2维持在高电阻值状态。或者，反熔丝晶体管A2改变为低电阻值状态，而反熔丝晶体管A1维持在高电阻值状态。换句话说，由于反熔丝晶体管A1与A2的制造变异，于编程动作时并无法预测哪个反熔丝晶体管A1与A2会改变其状态。于进行读取动作(readaction)时，提供接地电压(0V)至位线BL，提供选择电压(Vdd)至字线WL，提供读取电压(Vr)至反熔丝控制线AF1。另外，在读取动作时，字线WL及读取电压(Vr)的电压范围也可设计在选择电压(Vdd)及Vdd2电压之间，其中Vdd2电压大小介于选择电压(Vdd)～编程电压(Vpp)之间。于进行读取动作时，选择晶体管S1、S2开启。而反熔丝晶体管A1产生读取电流至位线BL。一般来说，具低电阻值状态的反熔丝晶体管A1所产生的读取电流会远大于具高电阻值状态的反熔丝晶体管A1所产生的读取电流。举例来说，具低电阻值状态的反熔丝晶体管A1所产生的读取电流约为10μA，具高电阻值状态的反熔丝晶体管A1所产生的读取电流约为0.1μA。换言之，于进行读取动作时，后续的处理电路(未示出)会判断反熔丝晶体管A1的读取电流的大小来决定PUF记忆单元c1的储存状态。举例来说，反熔丝晶体管A1产生较大的读取电流时，可判断PUF记忆单元c1为第一储存状态。反之，反熔丝晶体管A1较小的读取电流时，可判断PUF记忆单元c1为第二储存状态。由以上的说明可知，由于反熔丝晶体管A1与A2的制造变异，于编程动作时，并无法预测哪一个反熔丝晶体管A1与A2会改变其状态。因此，编程后的PUF记忆单元c1，其储存状态即可作为随机码(randomcode)的一个位(bit)。另外，随机码产生器中更包括多个PUF记忆单元。因此，编程多个PUF记忆单元后，随机码产生器即可根据多个PUF记忆单元的储存状态来产生随机码。举例来说，随机码产生器中有8个PUF记忆单元。而编程8个PUF记忆单元后，随机码产生器即根据8个PUF记忆单元的储存状态来产生一个位组(byte)的随机码。由于随机码是半导体芯片(semiconductorchip)上特有的身份码(IDcode)，所以随机码产生器必须保持随机码的正确性。当随机码产生器产生错误的随机码时，将造成错误的身份码(IDcode)。因此，半导体芯片将无法根据错误的随机码来取得受保护的内部数据，而半导体芯片也无法正常运作。
技术实现思路
本专利技术的主要目的在于提出一种随机码产生器，包括：PUF记忆单元阵列，包括m×n个PUF记忆单元；控制电路，连接至该PUF记忆单元阵列，其中于编程动作时，该控制电路编程该PUF记忆单元阵列；以及验证电路，连接至该记忆单元阵列；其中，于验证动作时，该验证电路由该PUF记忆单元阵列中判断出p个PUF记忆单元为正常PUF记忆单元，并对应的产生映射信息，且p小于m×n；其中，当该半导体芯片开始运作时，该控制电路根据该映射信息来读取该PUF记忆单元阵列中的该p个正常PUF记忆单元的储存状态，并组成随机码。本专利技术涉及一种随机码产生器的控制方法，该随机码产生器包括：PUF记忆单元阵列，具有m×n个PUF记忆单元。该控制方法包括下本文档来自技高网...

【技术保护点】
1.一种随机码产生器配置于半导体芯片中，该随机码产生器包括：PUF记忆单元阵列，包括m×n个PUF记忆单元；控制电路，连接至该PUF记忆单元阵列，其中于编程动作时，该控制电路编程该PUF记忆单元阵列；以及验证电路，连接至该记忆单元阵列；其中，于验证动作时，该验证电路由该PUF记忆单元阵列中判断出p个PUF记忆单元为正常PUF记忆单元，并对应的产生映射信息，且p小于m×n；以及其中，当该半导体芯片开始运作时，该控制电路根据该映射信息来读取该PUF记忆单元阵列中的该p个正常PUF记忆单元的储存状态，并组成随机码。

【技术特征摘要】
2017.09.12 US 62/557,1701.一种随机码产生器配置于半导体芯片中，该随机码产生器包括：PUF记忆单元阵列，包括m×n个PUF记忆单元；控制电路，连接至该PUF记忆单元阵列，其中于编程动作时，该控制电路编程该PUF记忆单元阵列；以及验证电路，连接至该记忆单元阵列；其中，于验证动作时，该验证电路由该PUF记忆单元阵列中判断出p个PUF记忆单元为正常PUF记忆单元，并对应的产生映射信息，且p小于m×n；以及其中，当该半导体芯片开始运作时，该控制电路根据该映射信息来读取该PUF记忆单元阵列中的该p个正常PUF记忆单元的储存状态，并组成随机码。2.如权利要求1所述的随机码产生器，其中该验证电路包括：感测电路，连接至该PUF记忆单元阵列，用以感测该PUF记忆单元阵列中选定列的n个PUF记忆单元的储存状态，并产生数据信号；投票电路，接收该数据信号并产生结果信号；以及信息区块，包括多个标记用以组成该映射信息，且该投票电路根据该结果信号选择性地设定该多个标记。3.如权利要求2所述的随机码产生器，其中于第一验证环境下，该投票电路接收该数据信号成为第一读取数据；于第二验证环境下，该投票电路接收该数据信号成为第二读取数据；且当该第一读取数据相异于该第二读取数据时，该选定列中至少包括低可信度PUF记忆单元，且该信息区块中对应的标记被设定。4.如权利要求3所述的随机码产生器，其中当该第一读取数据相同于该第二读取数据时，该选定列皆为正常的PUF记忆单元。5.如权利要求3所述的随机码产生器，其中于该第一验证环境时，该控制电路提供第一读取电压至该选定列，并使得感测电路产生该数据信号；以及，于该第二验证环境时，该控制电路提供第二读取电压至该选定列，并使得感测电路产生该数据信号。6.如权利要求3所述的随机码产生器，其中于该第一验证环境时，该感测电路于第一环境温度下产生该数据信号；以及，于该第二验证环境时，该感测电路于第二环境温度下产生该数据信号。7.如权利要求3所述的随机码产生器，其中于该第一验证环境时，该感测电路于第一读取速度下产生该数据信号；以及，于该第二验证环境时，该感测电路于第二读取速度下...

【专利技术属性】
技术研发人员：吴孟益，陈信铭，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71