编程非易失性存储器的方法及存储器系统技术方案

本发明专利技术公开了一种编程非易失性存储器的方法及存储器系统，编程非易失性存储器的方法包括下列步骤：对于非易失性存储器的存储单元执行编程及编程验证操作，其中编程及编程验证操作包括施加序列增量阶跃脉冲至存储单元；在存储单元通过编程及编程验证操作后，对于存储单元执行再验证操作；若是存储单元未通过再验证操作，施加再编程脉冲至该存储单元，其中再编程脉冲的振幅大于序列增量阶跃脉冲的最后脉冲的振幅。对于非易失性存储器执行读取操作，以取得对应读取操作的错误位数；调整读取操作的读取参考电压以最小化错误位数。

【技术实现步骤摘要】
编程非易失性存储器的方法及存储器系统
本专利技术涉及一种非易失性存储器，且特别涉及一种编程非易失性存储器的方法及存储器系统。
技术介绍
近年来，非易失性存储器广泛的使用于各种电子设备，例如个人计算机、笔记本电脑、智能型手机、平板计算机等。非易失性存储器可包括由存储单元(cell)组成的阵列。通过使用多阶储存单元(multi-levelcell，MLC)技术，一个存储单元可储存较多位而能够提高存储器密度。随着存储单元的尺寸逐渐减小，在不同存储器状态之间的阈值电压(thresholdvoltage，Vt)间隔也随之变小，因此导致较高的位错误率，读取存储单元时的噪声变动(noisefluctuation)可能会影响存储器的可靠性。响应于较高的位错误率，现代的存储器装置中已采用错误更正码(errorcorrectingcode，ECC)技术，例如包括BCH码以及低密度奇偶检查码(Low-densityparity-checkcode，LDPCcode)。BCH相对而言实作较容易，但可能较不易处理高位错误率。相比之下，LDPC可处理高位错误率，但需要较大的硬件面积、较复杂的电路结构、以及较多功率消耗。因此，有需要提出一种编程非易失性存储器的方法以及存储器系统，以使得单纯的ECC技术可应用于以深纳米技术节点制造的非易失性存储器装置。
技术实现思路
本专利技术有关于一种编程非易失性存储器的方法以及存储器系统，通过组合使用多次验证(multi-times-verify，MTV)以及读取重试(read-retry，RR)，能够降低错误位数，因此可使得单纯的ECC技术可应用于以深纳米技术节点制造的非易失性存储器装置。根据本专利技术的一实施例，提出一种编程非易失性存储器的方法，此方法包括下列步骤。对于非易失性存储器的存储单元执行编程及编程验证操作，其中编程及编程验证操作包括施加序列增量阶跃脉冲至存储单元。在存储单元通过编程及编程验证操作后，对于存储单元执行再验证操作。若是存储单元未通过再验证操作，施加再编程脉冲至该存储单元，其中再编程脉冲的振幅大于序列增量阶跃脉冲的最后脉冲的振幅。对于非易失性存储器执行读取操作，以取得对应读取操作的错误位数。调整读取操作的读取参考电压以最小化错误位数。根据本专利技术的另一实施例，提出一种存储器系统，存储器系统包括非易失性存储器及控制器。控制器用以执行以下操作：对于非易失性存储器的存储单元执行编程及编程验证操作，在存储单元通过编程及编程验证操作后，对于存储单元执行再验证操作，若是存储单元未通过再验证操作，施加再编程脉冲至该存储单元，对于非易失性存储器执行读取操作，以取得对应读取操作的错误位数，以及调整读取操作的读取参考电压以最小化错误位数。其中在编程及编程验证操作中控制器用以施加序列增量阶跃脉冲至存储单元，再编程脉冲的振幅大于序列增量阶跃脉冲的最后脉冲的振幅。为了对本专利技术上述及其他方面有更佳了解，下文特列举实施例，并配合所附附图详细说明如下：附图说明图1绘示依照本专利技术一实施例的多阶储存单元的阈值电压分布示意图。图2绘示依照本专利技术一实施例的存储器系统的方块图。图3绘示依照本专利技术一实施例的编程非易失性存储器的方法流程图。图4绘示依照本专利技术一实施例的多次验证以及读取重试的方法流程图。图5A绘示依照本专利技术一实施例在1次擦写后的Vt分布示意图。图5B绘示依照本专利技术一实施例在3000次擦写后的Vt分布示意图。图6绘示依照本专利技术一实施例的错误位数与ΔVp关系的示意图。图7A绘示于执行依照本专利技术一实施例的编程非易失性存储器方法之前的Vt分布示意图。图7B绘示于执行依照本专利技术一实施例的编程非易失性存储器方法之后的Vt分布示意图。图8绘示依照本专利技术一实施例改善ECC窗口的示意图。图9绘示依照本专利技术一实施例的编程吞吐量与MTV使用验证次数关系的示意图。【符号说明】10：存储器系统100：非易失性存储器120：控制器S、A、B、C：状态S201～S209、S301～S311：步骤VREF、VREF’、VREF1、VREF2、VREF3、VREF4、VREF1’、VREF2’、VREF3’：读取参考电压PVA、PVB、PVC：编程验证电压具体实施方式以下提出各种实施例进行详细说明，然而，实施例仅用以作为范例说明，并不会限缩本专利技术要保护的范围。此外，实施例中的附图省略部份元件，以清楚显示本专利技术的技术特点。在所有附图中相同的标号将用于表示相同或相似的元件。图1绘示依照本专利技术一实施例的多阶储存单元(MLC)的阈值电压(Vt)分布示意图。在此例中，非易失性存储器的每一存储单元储存2位的数据，每一个多阶储存单元具有四个逻辑状态，即“11”、“10”、“00”及“01”，在图1中分别表示为E状态、A状态、B状态、及C状态。读取参考电压VREF1、VREF2、VREF3可用以区别位于E状态、A状态、B状态、及C状态的存储单元。编程验证(programverify)电压PVA、PVB、PVC可分别用以验证存储单元是否已成功编程到A状态、B状态、C状态。在此例中虽使用MLC作为范例，然而本专利技术并不仅限于此，在此揭露中的编程方法以及存储器系统也可应用于其他存储器装置，例如包括三阶储存单元(triple-levelcells，TLC)及四阶储存单元(quad-levelcells，QLC)，其分别可在每个存储单元储存3个位及4个位。因为存储单元的随机电报噪声(randomtelegraphnoise，RTN)特性，存储单元在状态A的Vt分布会具有低于编程验证电压PVA的“尾巴”部分，类似的，存储单元在状态B及状态C的Vt分布也分别具有低于编程验证电压PVB及PVA的“尾巴”部分，此处所述的“尾巴”部分使得不同存储器状态之间的窗口(window)变窄，而导致读取操作时较高的错误位数(failedbitcount，FBC)。图2绘示依照本专利技术一实施例的存储器系统的方块图。存储器系统10包括非易失性存储器100及控制器120。控制器120用以执行以下操作：对于非易失性存储器100的存储单元执行编程及编程验证操作，在存储单元通过编程及编程验证操作后，对于存储单元执行再验证(post-verifying)操作，若是存储单元未通过再验证操作，施加再编程脉冲(post-programmingpulse)至该存储单元，对于非易失性存储器100执行读取操作，以取得对应读取操作的错误位数(FBC)，以及调整读取操作的读取参考电压以最小化错误位数。其中在编程及编程验证操作中控制器120用以施加序列增量阶跃脉冲(incrementalsteppulses)至存储单元，再编程脉冲的振幅大于序列增量阶跃脉冲的最后脉冲的振幅。非易失性存储器100可在电源关闭时保持其储存内容，非易失性存储器100可包括多个存储器区块(block)，每个存储器区块可包括多个存储器页面(page)。非易失性存储器100例如为只读存储器(read-onlymemory，ROM)、可编程只读存储器(programmableread-onlymemory，PROM)、电可改写只读存储器(electricallyalterablereadonlymemory，EAROM)、擦除式可编程只读存储器(era本文档来自技高网...

【技术保护点】
1.一种编程一非易失性存储器的方法，包括：对于该非易失性存储器的一存储单元执行一编程及编程验证操作，其中该编程及编程验证操作包括施加一序列增量阶跃脉冲至该存储单元；在该存储单元通过该编程及编程验证操作后，对于该存储单元执行一再验证操作；若是该存储单元未通过该再验证操作，施加一再编程脉冲至该存储单元，其中该再编程脉冲的振幅大于该序列增量阶跃脉冲的最后脉冲的振幅；对于该非易失性存储器执行一读取操作，以取得对应该读取操作的一错误位数；以及调整该读取操作的一读取参考电压以最小化该错误位数。

【技术特征摘要】
2017.09.08 US 15/698,812;2018.03.29 US 15/939,3591.一种编程一非易失性存储器的方法，包括：对于该非易失性存储器的一存储单元执行一编程及编程验证操作，其中该编程及编程验证操作包括施加一序列增量阶跃脉冲至该存储单元；在该存储单元通过该编程及编程验证操作后，对于该存储单元执行一再验证操作；若是该存储单元未通过该再验证操作，施加一再编程脉冲至该存储单元，其中该再编程脉冲的振幅大于该序列增量阶跃脉冲的最后脉冲的振幅；对于该非易失性存储器执行一读取操作，以取得对应该读取操作的一错误位数；以及调整该读取操作的一读取参考电压以最小化该错误位数。2.如权利要求1所述的编程该非易失性存储器的方法，其中该再编程脉冲的振幅与该序列增量阶跃脉冲的最后脉冲的振幅两者之间的差值介于0.5V到0.9V之间。3.如权利要求1所述的编程该非易失性存储器的方法，其中该序列增量阶跃脉冲的振幅以一步距递增，该再编程脉冲的振幅与该序列增量阶跃脉冲的最后脉冲的振幅两者之间的差值介于该步距到该步距的两倍之间。4.如权利要求3所述的编程该非易失性存储器的方法，其中该步距介于0.2V到0.6V之间。5.如权利要求1所述的编程该非易失性存储器的方法，其中对...

【专利技术属性】
技术研发人员：古绍泓，林大卫，程政宪，李致维，蔡文哲，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71