一种高密度PCIE连接器制造技术

本发明专利技术公开了一种高密度PCIE连接器，设置于服务器主板上，所述高密度PCIE连接器包括引脚B1‑B115和引脚A1‑A115，所述引脚B1‑B115包括PETp0‑15和PETn0‑15共32根信号线，所述引脚A1‑A115包括PERp0‑15和PERn0‑15共32根信号线，所述64根信号线组成32对差分信号，其中，所述引脚B1‑B115中的所述差分信号用于发送链路信号至CPU，所述引脚A1‑A115中的所述差分信号用于接收CPU链路信号。从而实现PCIE X24的连接器传输PCIE X32的信号，这样不仅可以大大节省主板的空间，保证方案的可行性，而且保证PCIE信号不会超长。

A High Density PCIE Connector

The invention discloses a high-density PCIE connector, which is arranged on the server motherboard. The high-density PCIE connector includes pin B115 and pin A115. The pin B115 includes 32 signal lines of PETp0 15 and PETn0 15, and the pin A115 includes 32 signal lines of PERp0 15 and PERn0 15. The four signal lines constitute 32 pairs of differential signals, among which, the pin B115 comprises 32 signal lines. The differential signal in pin B1 B115 is used to transmit link signals to the CPU, and the differential signal in pin A1 A115 is used to receive CPU link signals. Thus, the connector of PCIE X24 can transmit the signal of PCIE X32, which can not only save the space of the motherboard, but also ensure the feasibility of the scheme, and ensure that the signal of PCIE will not be too long.

【技术实现步骤摘要】
一种高密度PCIE连接器
本专利技术涉及服务器领域，具体涉及一种高密度PCIE连接器。
技术介绍
服务器搭配GPU成为目前的一种主流配置，服务器是基于GPU的应用于视频编解码、深度学习、科学计算等多种场景的快速、稳定、弹性的计算服务，我们提供和标准云服务器一致的管理方式。出色的图形处理能力和高性能计算能力提供极致计算性能，有效解放计算压力，提升产品的计算处理效率与竞争力。为了控制成本和根据实际运用，CPU自身提供的PCIEPORT满足很多需求，在服务器主板上面如果需要搭配4个全高全长的GPU，每个GPU需要x16PCIE，2个GPU就需要X32的PCIE信号，也就是需要两个标准的PCIEX16的连接器，就会比较占有主板的空间，对于目前密度比较高的服务器主板，这种方案是行不通的。如果用一个PCIEX32的连接器同样存在上面的问题，而且PCIE走线会超长。如果用标准的PCIEX24的连接器，则还有X8的PCIE信号就没有接入，也就不能够传输X32的信号。因此，有必要提供一种高密度PCIE连接器解决上述问题。
技术实现思路
本专利技术的主要目的是提供一种高密度PCIE连接器，旨在解决相关技术中X24的PCIE连接器不能传输X32信号的问题。为实现上述目的，本专利技术提供一种高密度PCIE连接器，设置于服务器主板上，所述高密度PCIE连接器包括引脚B1-B115和引脚A1-A115，所述引脚B1-B115包括PETp0-15和PETn0-15共32根信号线，所述引脚A1-A115包括PERp0-15和PERn0-15共32根信号线，所述64根信号线组成32对差分信号，其中，所述引脚B1-B115中的所述差分信号用于发送链路信号，所述引脚A1-A115中的所述差分信号用于接收链路信号。优选地，每对所述信号线之间还包括引脚GND，所述引脚GND电性连接于地线。优选地，所述引脚B8、A8及A9电性连接于地线。优选地，所述连接器的引脚B1-B7和引脚A1-A7分别连接于12V电压，其中，所述引脚B1-B7通过所述12V电压连接至电容C3A5和C3A12的一端，所述电容C3A5和C3A12另一端连接接地，所述引脚A1-A7通过电容C3A2、C3A3和C3A4的一端连接至12V电压，所述电容C3A2、C3A3和C3A4另一端连接接地。优选地，所述电容C3A5、C3A2、C3A3及C3A4均为0.1uF，所述电容C3A12为22uF。优选地，所述引脚B11为WAKE信号线，其中，所述WAKE信号线与电阻R279连接，所述WAKE信号线用于唤醒链路信号。优选地，所述引脚B10和B9分别为双向数据线和时钟线，用于实现总线的双向传输。优选地，所述引脚A10连接于3.3V辅助电源，其中，所述引脚A10通过所述3.3V辅助电源连接至电容C3B4的一端，所述电容C3B4的另一端连接接地。优选地，所述引脚A13及A14为参考时钟REFCLK，用于向所述高密度PCIe连接器提供REFCLK+和REFCLK-信号。优选地，本专利技术还提供一种服务器主板，所述服务器主板包括如上述的高密度PCIE连接器。本专利技术提供的高密度PCIE连接器通过采用标准的PCIEX24的连接器传输PCIEX32的信号，将标准的PCIEX24的连接器中的两根GND信号线改成一根GND信号线，使得引脚B1-B115和引脚A1-A115分别组成32根信号线，从而通过64根信号线组成32对差分信号，从而实现PCIEX24的连接器传输PCIEX32的信号，这样不仅可以大大节省主板的空间，保证方案的可行性，而且保证PCIE信号不会超长。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为本专利技术提供的高密度PCIE连接器的一引脚电路图；图2为图1所示的另一引脚电路图；图3为图1所示的12V电压的电路图；图4为图1所示的12V电压的另一电路图；图5为图1所示的3.3V电压的电路图；本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明，本专利技术实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，在本专利技术中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本专利技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。另外，本专利技术各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。第一实施例请参阅图1和图2，本专利技术提供的高密度PCIE连接器，设置于服务器主板上，高密度PCIE连接器包括引脚B1-B115和引脚A1-A115，引脚B1-B115包括PETp0-15和PETn0-15共32根信号线，引脚A1-A115包括PERp0-15和PERn0-15共32根信号线，64根信号线组成32对差分信号，其中，引脚B1-B115中的差分信号用于发送链路信号，引脚A1-A115中的差分信号用于接收链路信号。本专利技术提供的高密度PCIE连接器通过采用标准的PCIEX24的连接器传输PCIEX32的信号，将标准的PCIEX24的连接器中的两根GND信号线改成一根GND信号线，使得引脚B1-B115和引脚A1-A115分别组成32根信号线，从而通过64根信号线组成32对差分信号，从而实现PCIEX24的连接器传输PCIEX32的信号，这样不仅可以大大节省主板的空间，保证方案的可行性，而且保证PCIE信号不会超长。进一步地，每对信号线之间还包括引脚GND，引脚GND电性连接于地线。通过改变标准的PCIEX24连接器的GND引脚，在总引脚数量不改变的情况下，还能确保每对差分信号都有一个接地信号，即使是标准的PCIEX24的连接器也能够确保信号正常。进一步地，引脚B8、A8及A9电性连接于地线。标准的PCI本文档来自技高网...

【技术保护点】
1.一种高密度PCIE连接器，设置于服务器主板上，所述高密度PCIE连接器包括引脚B1‑B115和引脚A1‑A115，其特征在于，所述引脚B1‑B115包括PETp0‑15和PETn0‑15共32根信号线，所述引脚A1‑A115包括PERp0‑15和PERn0‑15共32根信号线，所述64根信号线组成32对差分信号，其中，所述引脚B1‑B115中的所述差分信号用于发送链路信号，所述引脚A1‑A115中的所述差分信号用于接收链路信号。

【技术特征摘要】
1.一种高密度PCIE连接器，设置于服务器主板上，所述高密度PCIE连接器包括引脚B1-B115和引脚A1-A115，其特征在于，所述引脚B1-B115包括PETp0-15和PETn0-15共32根信号线，所述引脚A1-A115包括PERp0-15和PERn0-15共32根信号线，所述64根信号线组成32对差分信号，其中，所述引脚B1-B115中的所述差分信号用于发送链路信号，所述引脚A1-A115中的所述差分信号用于接收链路信号。2.根据权利要求1所述的高密度PCIE连接器，其特征在于，每对所述信号线之间还包括引脚GND，所述引脚GND电性连接于地线。3.根据权利要求2所述的高密度PCIE连接器，其特征在于，所述引脚B8、A8及A9电性连接于地线。4.根据权利要求1所述的高密度PCIE连接器，其特征在于，所述连接器的引脚B1-B7和引脚A1-A7分别连接于12V电压，其中，所述引脚B1-B7通过所述12V电压连接至电容C3A5和C3A12的一端，所述电容C3A5和C3A12另一端连接接地，所述引脚A1-A7通过电容C3A2、C3A3和C3A4的一端连接至12V电...

【专利技术属性】
技术研发人员：陈国义，张栩，曾德居，
申请(专利权)人：深圳市宝德计算机系统有限公司，
类型：发明
国别省市：广东,44