一种基于CPCI架构的卫星通信硬件平台制造技术

本发明专利技术公开了一种基于CPCI架构的卫星通信硬件平台，包括设置有CPCI接插件的背板和六块CPCI接口子板，所述CPCI接口子板分别为1号板－6号板并依号码顺序接插在所述背板上，其中1号板为电源转换板，2号板和6号板为数模模数转换预处理板，3号板和5号板为通信信号处理板，4号板为频综时钟板。本发明专利技术采用模块化设计，各个所述CPCI接口子板分工明确合理，具有可扩展性、可移植性均较强的优点，并且得益于子板集成模式，整体重量和体积相对于传统的非总线型信号处理平台大大减少。

【技术实现步骤摘要】
一种基于CPCI架构的卫星通信硬件平台
本专利技术涉及一种卫星通信平台，更具体地，涉及一种基于CPCI架构的卫星通信硬件平台。
技术介绍
传统的非总线型信号处理平台在通用性、可扩展性和可移植性方面较差，并且大多数传统的硬件平台采用电源、频综、信号处理和调制解调系统分离的方式，从而使结构不够紧凑，体积和重量均较大，使用起来不够方便。
技术实现思路
为了解决上述问题，本专利技术的目的在于提供一种基于CPCI架构的卫星通信硬件平台，具有结构紧凑、通用性、可扩展性、可移植性均较强的优点。本专利技术解决其问题所采用的技术方案是：一种基于CPCI架构的卫星通信硬件平台，包括设置有CPCI接插件的背板和六块CPCI接口子板，所述CPCI接口子板分别为1号板-6号板并依号码顺序接插在所述背板上，其中1号板为电源转换板，2号板和6号板为数模模数转换预处理板，3号板和5号板为通信信号处理板，4号板为频综时钟板；1号板分别连接2号板-6号板进行供电，2号板连接3号板，5号板连接6号板，4号板分别连接2号板、3号板、5号板和6号板进行时钟同步，3号板和5号板连接协同信号处理。进一步，1号板包括电源转换模块、滤波模块和过流保护模块，所述电源转换模块的输入端通过所述滤波模块连接外部直流电源，输出端通过所述过流保护模块连接2号板-6号板。进一步，2号板和6号板的硬件配置相同，均包括有两个FPGA芯片、ADC芯片和DAC芯片，射频输入信号经过所述ADC芯片到达其中一个FPGA芯片，另一个FPGA芯片经过所述DAC芯片输出射频输出信号，两个FPGA芯片互联。进一步，3号板和5号板的硬件配置相同，均包括五个FPGA芯片、串并转换驱动器和对外连接的LAN口，五个FPGA芯片分别为FPGA1-FPGA5，FPGA1连接其他四个FPGA芯片，FPGA2连接FPGA3、FPGA4和FPGA5，FPGA3连接FPGA4和FPGA5，FPGA4连接FPGA5，所述串并转换驱动器和LAN口均连接到FPGA3。进一步，4号板包括频率综合器件、时钟驱动芯片和测试接口电路，所述频率综合器件连接10MHz基准源作为输入，连接所述时钟驱动芯片作为输出，所述测试接口电路以测控信号作为输入，并连接到所述背板作为输出。进一步，2号板、3号板、5号板和6号板均包括内部时钟模块和用于根据需求切换板内工作时钟的时钟切换模块，所述时钟切换模块在所述时钟驱动芯片和内部时钟模块之间切换。进一步，还包括用于加强所述CPCI接口子板的结构的保护框架，所述保护框架为平板状框架，所述CPCI接口子板安装在所述保护框架内，四个侧面设置有露出所述CPCI接口子板的接口的开口。进一步，所述保护框架由铝合金材料制成，所述保护框架的内侧设置有用于固定所述CPCI接口子板的螺钉安装位。进一步，任意两块所述CPCI接口子板互相平行，任意两块所述CPCI接口子板的尺寸相同。进一步，相邻两块所述CPCI接口子板之间的距离大于5cm，且接口的朝向一致。本专利技术的有益效果是：卫星通信平台由各功能模块构成，将各功能模块集成在所述CPCI接口子板上并按照规定的连接方式固定在具有CPCI接插件的所述背板上，由此搭建起基于CPCI架构的卫星通信平台，本专利技术采用模块化设计，各个所述CPCI接口子板分工明确合理，具有可扩展性、可移植性均较强的优点，并且得益于子板集成模式，整体重量和体积相对于传统的非总线型信号处理平台大大减少。附图说明下面结合附图和实施例对本专利技术作进一步说明。图1是本专利技术实施例的整体立体架构图；图2是本专利技术实施例的整体输入输出关系示意图；图3是本专利技术实施例1号板硬件架构示意图；图4是本专利技术实施例2号板和6号板硬件架构示意图；图5是本专利技术实施例3号板和5号板硬件架构示意图；图6是本专利技术实施例4号板硬件架构示意图；图7是本专利技术实施例的背板插槽及连接通路示意图；图8是本专利技术实施例的保护框架结构示意图。具体实施方式参照图1-7，本专利技术的一个实施例提供了一种基于CPCI架构的卫星通信硬件平台，包括设置有CPCI接插件的背板和六块CPCI接口子板，所述CPCI接口子板分别为1号板-6号板并依号码顺序接插在所述背板上，其中1号板为电源转换板，2号板和6号板为数模模数转换预处理板，3号板和5号板为通信信号处理板，4号板为频综时钟板；1号板分别连接2号板-6号板进行供电，2号板连接3号板，5号板连接6号板，4号板分别连接2号板、3号板、5号板和6号板进行时钟同步，3号板和5号板连接协同信号处理。本实施例给出了所述CPCI接口子板接插在所述背板上的连接关系，整体上采用模块化设计，各所述CPCI接口子板分工明确合理，所述频综时钟板用于产生各种所需同步时钟和本振时钟，所述数模模数转换预处理板，也叫调制解调板，用于对基带信号进行正交调制和对1.2GHz载波信号进行模拟正交化解调，所述通信信号处理板采用多颗大容量处理芯片，各个处理芯片具有不同的分工接口并不完全一致，适用于做雷达、卫星通信信号的流水线并行处理，所述电源转换板采用子卡形式设计，与系统有机结合，减少系统尺寸，采用开关电源实现高效的电源转换为各板卡供电，整机平台可以提供4路射频信号数据采集及预处理、信号处理、2路数据模拟播放、电源电平转换、频综和时钟生成等功能。优选地，参照图3，本专利技术的另一个实施例提供了一种基于CPCI架构的卫星通信硬件平台，1号板包括电源转换模块、滤波模块和过流保护模块，所述电源转换模块的输入端通过所述滤波模块连接外部直流电源，输出端通过所述过流保护模块连接2号板-6号板。本实施例的1号板为其他所述CPCI接口子板提供压差≥5V的电源，供电通路经所述背板传输，具体的供电种类、功率和数量根据平台需求确定，因此实际上可以按照其他所述CPCI接口子板的数量和供电需求对1号板进行调整，而在本实施例中，1号板的电压分配如下：12V直流输入，1路+5V和1路-5V均供4号板使用，1路+5V和一路12V供2号板和6号板使用，一路+5V供3号板和5号板使用，上述供电均通过所述背板的CPCI接口传输。优选地，参照图4，本专利技术的另一个实施例提供了一种基于CPCI架构的卫星通信硬件平台，2号板和6号板的硬件配置相同，均包括有两个FPGA芯片、ADC芯片和DAC芯片，射频输入信号经过所述ADC芯片到达其中一个FPGA芯片，另一个FPGA芯片经过所述DAC芯片输出射频输出信号，两个FPGA芯片互联。本实施例中2号板和6号板进行上变频、下变频、AD转换和DA转换等处理，其中所述ADC芯片的数量为四颗，所述DAC芯片的数量为两颗，并且还包括了两个IQ正交调制器和一个IQ解调器，用于对1.2GHz载波信号与基带信号分别进行解调和调制处理，两个FPGA芯片选用Xilinx公司的XCKU085芯片，使用JTAG菊花链方式加载程序，还包括两个射频信号输入口和一个射频信号输出口。优选地，参照图5，本专利技术的另一个实施例提供了一种基于CPCI架构的卫星通信硬件平台，3号板和5号板的硬件配置相同，均包括五个FPGA芯片、串并转换驱动器和对外连接的LAN口，五个FPGA芯片分别为FPGA1-FPGA5，FPGA1连接其他四个FPGA芯片，FPGA2连接FPGA3、FPGA4和FPGA5，FPGA3连接F本文档来自技高网...

【技术保护点】
1.一种基于CPCI架构的卫星通信硬件平台，其特征在于：包括设置有CPCI接插件的背板和六块CPCI接口子板，所述CPCI接口子板分别为1号板－6号板并依号码顺序接插在所述背板上，其中1号板为电源转换板，2号板和6号板为数模模数转换预处理板，3号板和5号板为通信信号处理板，4号板为频综时钟板；1号板分别连接2号板－6号板进行供电，2号板连接3号板，5号板连接6号板，4号板分别连接2号板、3号板、5号板和6号板进行时钟同步，3号板和5号板连接协同信号处理。

【技术特征摘要】
1.一种基于CPCI架构的卫星通信硬件平台，其特征在于：包括设置有CPCI接插件的背板和六块CPCI接口子板，所述CPCI接口子板分别为1号板－6号板并依号码顺序接插在所述背板上，其中1号板为电源转换板，2号板和6号板为数模模数转换预处理板，3号板和5号板为通信信号处理板，4号板为频综时钟板；1号板分别连接2号板－6号板进行供电，2号板连接3号板，5号板连接6号板，4号板分别连接2号板、3号板、5号板和6号板进行时钟同步，3号板和5号板连接协同信号处理。2.根据权利要求1所述的一种基于CPCI架构的卫星通信硬件平台，其特征在于：1号板包括电源转换模块、滤波模块和过流保护模块，所述电源转换模块的输入端通过所述滤波模块连接外部直流电源，输出端通过所述过流保护模块连接2号板－6号板。3.根据权利要求1所述的一种基于CPCI架构的卫星通信硬件平台，其特征在于：2号板和6号板的硬件配置相同，均包括有两个FPGA芯片、ADC芯片和DAC芯片，射频输入信号经过所述ADC芯片到达其中一个FPGA芯片，另一个FPGA芯片经过所述DAC芯片输出射频输出信号，两个FPGA芯片互联。4.根据权利要求1所述的一种基于CPCI架构的卫星通信硬件平台，其特征在于：3号板和5号板的硬件配置相同，均包括五个FPGA芯片、串并转换驱动器和对外连接的LAN口，五个FPGA芯片分别为FPGA1－FPGA5，FPGA1连接其他四个FPGA芯片，FPGA2连接FPGA3、FPGA4和FPGA5，FPGA3连接FPGA4和...

【专利技术属性】
技术研发人员：母洪强，石晶林，胡金龙，
申请(专利权)人：中科院计算技术研究所南京移动通信与计算创新研究院，
类型：发明
国别省市：江苏,32