一种射频输入端口保护电路制造技术

本发明专利技术公开了一种射频输入端口保护电路，包括低压差线性稳压器、第一二极管以及第二二极管，第一二极管的正极与射频输入端口以及第二二极管的负极连接，第二二极管的正极接地，还包括滤波电路与静电防护电路；所述滤波电路的输入端与低压差线性稳压器的输出端连接，输出端与第一二极管的负极连接；所述静电防护电路的输入端与第一二极管的负极连接，输出端接地；本发明专利技术通过滤波电路抑制低压差线性稳压器输出电压中的电源干扰和噪声的电压来提供射频输入端口的静电防护电路偏置和直流偏置，提高射频接收电路的电源抑制比；与此同时，本发明专利技术通过静电防护电路释放输入射频输入端口的静电，实现射频接收电路的高静电防护。

【技术实现步骤摘要】
一种射频输入端口保护电路〖
〗本专利技术涉及通信
，尤其涉及一种射频输入端口保护电路。〖
技术介绍
〗如图1所示，现有的射频输入端口保护电路包括低压差线性稳压器LDO、第一二极管D1以及第二二极管D2；低压差线性稳压器LDO的输入端接收电源输出的电压VCC，输出端与第一二级管D1的负极连接；第一二极管D1的正极与第二二极管D2的负极连接，第二二极管D2的正极接地GND；第一二极管D1与第二二极管D2的公共极接射频输入端口；射频输入端口接内部电路；低压差线性稳压器LDO用于输出稳定的输出电压VDD给射频输入端口；第一二极管D1和第二二极管D2用于释放射频输入端口的静电。现有技术虽然实现射频输入端口的静电防护，但是射频输入端口仍然存在对射频接收电路比较致命的电源抑制比低的问题。〖
技术实现思路
〗本专利技术的目的旨在提供一种射频输入端口保护电路，实现射频输入电路的高电源抑制比以及高静电防护。本专利技术由以下技术方案实现：一种射频输入端口保护电路，包括低压差线性稳压器、第一二极管以及第二二极管，第一二极管的正极与射频输入端口以及第二二极管的负极连接，第二二极管的正极接地；所述射频输入端口保护电路还包括滤波电路与静电防护电路；所述滤波电路的输入端与低压差线性稳压器的输出端连接，输出端与第一二极管的负极连接；所述静电防护电路的输入端与第一二极管的负极连接，输出端接地。进一步地，所述静电防护电路包括第一静电防护电路以及第二静电防护电路；当输入射频输入端口的静电是少量正电荷时，输入射频输入端口的静电通过第一静电防护电路释放；当输入射频输入端口的静电是大量正电荷或经过累积的大量正电荷时，输入射频输入端口的静电通过第二静电防护电路释放。作为具体的实施方式，所述第一静电防护电路包括第四电阻、第二电容、第一反相器以及第二NMOS晶体管；所述第一二极管的负极与第四电阻的一端以及第二NMOS晶体管的漏极连接；所述第四电阻的另一端与第二电容的一端以及第一反相器的输入端连接；所述第一反相器的输出端与第二NMOS晶体管的栅极连接；所述第二电容的另一端以及第二NMOS晶体管的源极接地。作为具体的实施方式，所述第一反相器包括第一PMOS晶体管以及第一NMOS晶体管；所述第一PMOS晶体管的栅极以及第一NMOS晶体管的栅极与所述第四电阻的另一端连接；所述第一PMOS晶体管的源极与第一二极管的负极连接；所述第一NMOS晶体管的源极接地；所述第一PMOS晶体管的漏极以及所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接。作为具体的实施方式，所述第二静电防护电路包括第五电阻、第六电阻、第二PMOS晶体管、第二反相器、第三反相器以及第五NMOS晶体管；所述第一二极管的负极与第二PMOS晶体管的源极以及第五NMOS晶体管的漏极连接；所述第二PMOS晶体管的栅极与第五电阻的一端连接；所述第二PMOS晶体管的漏极与第六电阻的一端以及第二反相器的输入端连接；所述第二反相器的输出端与第三反相器的输入端连接；所述第三反相器的输出端与第五NMOS晶体管的栅极连接；所述第五电阻的另一端、第六电阻的另一端以及第五NMOS晶体管的源极接地。作为具体的实施方式，所述第二反相器包括第三PMOS晶体管以及第三NMOS晶体管，所述第三PMOS晶体管的栅极以及第三NMOS晶体管的栅极与第二PMOS晶体管的漏极连接，所述第三PMOS晶体管的源极与第一二极管的负极连接，所述第三NMOS晶体管的源极接地，所述第三PMOS晶体管的漏极以及第三NMOS晶体管的漏极与第三反相器的输入端连接，和/或，所述第三反相器包括第四PMOS晶体管以及第四NMOS晶体管，所述第四PMOS晶体管的栅极以及第四NMOS晶体管的栅极与第二反相器的输出端连接，所述第四PMOS晶体管的源极与第一二极管的负极连接，所述第四NMOS晶体管的源极接地，所述第四PMOS晶体管的漏极以及第四NMOS晶体管的漏极与第五NMOS晶体管的栅极连接。作为具体的实施方式，所述滤波电路包括第一电阻以及第一电容；所述第一电阻的一端与低压差线性稳压器的输出端连接，另一端与第一电容的一端以及第一二极管的负极连接；所述第一电容的另一端接地。进一步地，所述射频输入端口保护电路还包括分压电路；所述分压电路的输入端与第一电阻和第一电容的公共端连接，输出端与射频输入端口连接，用于输出低压差线性稳压器输出电压的一半电压给射频输入端口。作为具体的实施方式，所述分压电路包括第二电阻以及第三电阻；所述第二电阻的一端与第一电阻和第一电容的公共端连接，另一端与第三电阻的一端以及射频输入端口连接；所述第三电阻的另一端接地；所述第一电阻与第二电阻的电阻值之和等于第三电阻的电阻值。进一步地，所述射频输入端口保护电路还包括分压电路；所述分压电路的输入端与滤波电路的输出端连接，输出端与射频输入端口连接，用于输出低压差线性稳压器输出电压的一半电压给射频输入端口。本专利技术有益效果：本专利技术通过滤波电路抑制低压差线性稳压器输出电压中的噪声，提高射频接收电路的电源抑制比；本专利技术通过静电防护电路释放输入射频输入端口的静电，实现射频接收电路的高静电防护。进一步地，本专利技术通过第一静电防护电路释放输入射频输入端口的瞬态激发正电荷，通过第二静电防护电路释输入射频输入端口的相对缓慢累积的正电荷。进一步地，本专利技术通过分压电路输出低压差线性稳压器输出电压的一半电压给射频输入端口，实现射频输入端口的低寄生电容。〖附图说明〗为了更清楚地说明本专利技术实施例，下面对实施例中所需要使用的附图做简单的介绍。下面描述中的附图仅仅是本专利技术中的实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。图1是现有技术射频输入端口保护电路的电路原理图；图2是本专利技术射频输入端口保护电路的结构框图；图3是本专利技术射频输入端口保护电路的电路原理图。〖具体实施方式〗下面结合附图，对本专利技术进行详细的说明。为了使本专利技术的目的、技术方案、优点更加清楚明白，以下结合附图及实施例对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。如图2所示，一种射频输入端口保护电路包括低压差线性稳压器LDO、第一二极管D1、第二二极管D2、滤波电路、分压电路以及静电防护电路；低压差线性稳压器LDO的输入端与电源的正极连接，接收电源输出的电压VCC；低压差线性稳压器LDO的输出端与滤波电路的输入端连接，输出电压VDD给滤波电路；滤波电路的输出端、分压电路的输入端以及静电防护电路的输入端与第一二极管D1的负极连接；第一二极管D1的正极与射频输入端口、分压电路的输出端以及第二二极管D2的负极连接，射频输入端口与射频接收电路连接；第二二极管D2的正极与静电防护电路的输出端接地GND。在本实施例中，滤波电路通过滤除低压差线性稳压器LDO输出电压VDD中的噪声，提高射频接收电路的电源抑制比；分压电路根据串联电阻分压的原理输出电压VDD/2给射频输入端口，保证射频输入端口的偏置电压为VDD/2，降低射频输入端口的寄生电容；静电防护电路用于释放输入射频输入端口的静电，实现射频接收电路的高静电防护。在本实施例中，当输入射频输入端口的静电为负电荷时，第一二极管D1截止，第二本文档来自技高网...

【技术保护点】
1.一种射频输入端口保护电路，包括低压差线性稳压器、第一二极管以及第二二极管，第一二极管的正极与射频输入端口以及第二二极管的负极连接，第二二极管的正极接地，其特征在于：还包括滤波电路与静电防护电路；所述滤波电路的输入端与低压差线性稳压器的输出端连接，输出端与第一二极管的负极连接；所述静电防护电路的输入端与第一二极管的负极连接，输出端接地。

【技术特征摘要】
1.一种射频输入端口保护电路，包括低压差线性稳压器、第一二极管以及第二二极管，第一二极管的正极与射频输入端口以及第二二极管的负极连接，第二二极管的正极接地，其特征在于：还包括滤波电路与静电防护电路；所述滤波电路的输入端与低压差线性稳压器的输出端连接，输出端与第一二极管的负极连接；所述静电防护电路的输入端与第一二极管的负极连接，输出端接地。2.根据权利要求1所述的射频输入端口保护电路，其特征在于：所述静电防护电路包括第一静电防护电路以及第二静电防护电路；当输入射频输入端口的静电是由瞬态激发释放的正电荷构成时，输入射频输入端口的静电通过第一静电防护电路释放；当输入射频输入端口的静电是由缓慢累积的正电荷构成时，输入射频输入端口的静电通过第二静电防护电路释放。3.根据权利要求2所述的射频输入端口保护电路，其特征在于：所述第一静电防护电路包括第四电阻、第二电容、第一反相器以及第二NMOS晶体管；所述第一二极管的负极与第四电阻的一端以及第二NMOS晶体管的漏极连接；所述第四电阻的另一端与第二电容的一端以及第一反相器的输入端连接；所述第一反相器的输出端与第二NMOS晶体管的栅极连接；所述第二电容的另一端以及第二NMOS晶体管的源极接地。4.根据权利要求3所述的射频输入端口保护电路，其特征在于：所述第一反相器包括第一PMOS晶体管以及第一NMOS晶体管；所述第一PMOS晶体管的栅极以及第一NMOS晶体管的栅极与所述第四电阻的另一端连接；所述第一PMOS晶体管的源极与第一二极管的负极连接；所述第一NMOS晶体管的源极接地；所述第一PMOS晶体管的漏极以及所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接。5.根据权利要求2所述的射频输入端口保护电路，其特征在于：所述第二静电防护电路包括第五电阻、第六电阻、第二PMOS晶体管、第二反相器、第三反相器以及第五NMOS晶体管；所述第一二极管的负极与第二PMOS晶体管的源极以及第五NMOS晶体管的漏极连接；所述第二PMOS晶体管的栅极与第五电阻的一端连接；所述第二PMOS晶体管的漏极与第六电阻的一端以及第二反相器的输入端连接；所述第...

【专利技术属性】
技术研发人员：熊正东，
申请(专利权)人：珠海泰芯半导体有限公司，
类型：发明
国别省市：广东,44