锁存器及其驱动方法和芯片技术

本发明专利技术公开了一种锁存器，包括：至少两个锁存单元，任意相邻的两个锁存单元之间设置有第一开关电路，以将全部锁存单元级联；锁存单元包括：第一反相电路、第二反相电路和第二开关电路；第一反相电路的输入端与锁存单元的信号输入端连接，第一反相电路的输出端与锁存单元的信号输出端连接；第二反相电路的输入端与锁存单元的信号输出端连接，第二反相电路的输出端与第二开关电路的第二端连接；第二开关电路的第一端与锁存单元的信号输入端连接；第一开关电路的第一端与该第一开关电路所连接的前一级锁存单元内第二开关电路的第二端连接，第一开关电路的第二端与该第一开关电路所连接的后一级锁存单元内第二开关电路的第一端连接。

【技术实现步骤摘要】
锁存器及其驱动方法和芯片
本专利技术涉及传感
，特别涉及锁存器及其驱动方法、芯片。
技术介绍
芯片的核心部件为集成电路，集成电路在电子学中是一种把电路(主要包括半导体设备，也包括被动组件等)小型化的方式，集成电路的核心部分是固态半导体组件，例如二极管、晶体管。其中，半导体组件的电学特性容易受到温度的影响，从而对芯片的工作状态造成影响。为此，现有技术中往往在芯片上额外配置一个温度传感器，用以监测芯片的工作环境温度，对芯片的工作状态进行监控，以供后续进行相应调整。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种锁存器及其驱动方法和芯片。第一方面，本公开实施例提供了一种锁存器，包括：至少两个锁存单元，任意相邻的两个所述锁存单元之间设置有第一开关电路，以将全部所述锁存单元级联；所述锁存单元包括：第一反相电路、第二反相电路和第二开关电路；所述第一反相电路的输入端与所述锁存单元的信号输入端连接，所述第一反相电路的输出端与所述锁存单元的信号输出端连接；所述第二反相电路的输入端与所述锁存单元的信号输出端连接，所述第二反相电路的输出端与所述第二开关电路的第二端连接；所述第二开关电路的第一端与所述锁存单元的信号输入端连接；所述第一开关电路的第一端与该第一开关电路所连接的前一级锁存单元内第二开关电路的第二端连接，所述第一开关电路的第二端与该第一开关电路所连接的后一级锁存单元内第二开关电路的第一端连接。在一些实施例中，所述第一开关电路包括：CMOS传输门；所述第二开关电路包括：CMOS传输门。在一些实施例中，还包括：第三开关电路；所述第三开关电路的第一端与第一级锁存单元的信号输入端连接，第三开关电路的第二端与最后一级锁存单元的信号输出端连接。在一些实施例中，所述第三开关电路包括：CMOS传输门。第二方面，本公开实施例提供了一种锁存器的驱动方法，所述锁存器采用上述锁存器，所述驱动方法包括：在锁存阶段时，控制所述第一开关电路断路，控制所述第二开关电路导通，所述锁存单元实现锁存功能；在温度检测阶段，控制所述第一开关电路导通，控制所述第二开关电路断路，向第一级锁存单元的信号输入端输入原始信号，最后一级锁存单元的信号输出端输出的检测信号，以供外部处理器根据所述检测信号确定当前工作环境温度。在一些实施例中，当所述锁存器包括所述第三开关电路时，在锁存阶段还包括：控制所述第三开关电路断路；在温度检测阶段还包括：控制所述第三开关电路导通。第二方面，本公开实施例提供了一种芯片，包括：上述锁存器。在一些实施例中，芯片还包括：控制单元和处理器；所述控制单元，与所述锁存器内的所述第一开关电路和第二开关电路连接，用于在锁存阶段时控制所述第一开关电路断路以及控制所述第二开关电路导通；以及，用于在温度检测阶段时控制所述第一开关电路导通，控制所述第二开关电路断路；所述处理器，与所述锁存器内第一级锁存单元的信号输入端输入和最后一级锁存单元的信号输出端连接，用于在温度检测阶段时向第一级锁存单元的信号输入端输入原始信号，以及接收最后一级锁存单元的信号输出端输出的检测信号，并根据所述检测信号确定当前工作环境温度。在一些实施例中，当所述锁存器不包括所述第三开关电路时，所述处理器具体用于根据所述检测信号相较于所述原始信号的延迟量，确定出所述当前工作环境温度；当所述锁存器包括所述第三开关电路时，所述控制单元还用于在锁存阶段时控制所述第三开关电路断路，以及在温度检测阶段时控制所述第三开关电路导通；所述处理器具体用于根据所述检测信号的周期，确定出当前工作环境温度。在一些实施例中，芯片还包括：调节单元；所述调节单元，与所述处理器连接，用于根据所述处理器确定出的所述当前工作环境温度来对调节所述芯片的串口的传输速率。附图说明图1为本专利技术实施例一提供的一种锁存器的电路结构示意图；图2a为图1所示锁存器处于锁存工作状态时的等效电路示意图；图2b为图1所示锁存器处于温度检测工作状态时的等效电路示意图；图3为本公开中反相电路的一种电路结构示意图；图4为本公开实施例二提供的一种锁存器的电路结构示意图；图5为本公开中CMOS传送门的电路结构示意图；图6为本公开实施例三提供的一种锁存器的电路结构示意图；图7为图6所示锁存器处于温度检测工作状态时的等效电路示意图；图8为本公开实施例四提供的一种锁存器的驱动方法的流程图；图9为本公开实施例五提供的一种芯片的结构示意图。具体实施方式为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术提供的锁存器及其驱动方法和芯片进行详细描述。在本公开中，锁存器是芯片内的一个核心部分，其可以将信号进行缓冲，以起到数据暂存的作用。作为本公开中的一个具体示例，芯片为显示面板中的源驱动芯片(SourceDriverIntegratedCircuit)，该源极驱动芯片一般包括：64位双向移位寄存器、数据寄存器、锁存器、电平转换电路、数模转换器和输出缓冲电路。其中，锁存器主要用于实现显示数据的锁存。当然，在本公开中，芯片并不限于源驱动芯片。图1为本专利技术实施例一提供的一种锁存器的电路结构示意图，如图1所示，该锁存器包括：至少两个锁存单元1，任意相邻的两个锁存单元1之间设置有第一开关电路2，以将全部锁存单元1级联。其中，锁存单元1包括：第一反相电路PI_1、第二反相电路PI_2和第二开关电路3。第一反相电路PI_1的输入端与锁存单元1的信号输入端INPUT连接，第一反相电路PI_1的输出端与锁存单元1的信号输出端OUTPUT连接；第二反相电路PI_2的输入端与锁存单元1的信号输出端OUTPUT连接，第二反相电路PI_2的输出端与第二开关电路3的第二端连接；第二开关电路3的第一端与锁存单元1的信号输入端INPUT连接。第一开关电路2的第一端与该第一开关电路2所连接的前一级锁存单元1内第二开关电路3的第二端连接，第一开关电路2的第二端与该第一开关电路2所连接的后一级锁存单元1内第二开关电路3的第一端连接。需要说明的是，附图中仅示意性的画出了四个锁存单元1的情况，其不会对本公开的技术方案产生限制。另外，在本公开中，第一开关电路2设置在相邻锁存单元1之间，用于将相邻锁存单元1进行级联，因此第一开关电路2的数量比锁存单元1的数量少1个。本公开提供的锁存器不但具备锁存功能，还能够支持温度感测(即锁存器可以复用为温度传感器)，因此，包含有本公开所提供的锁存器的芯片，其无需再额外配置温度传感器，可有效降低成本。在本公开中，锁存器可以分时复用，其具有两种不同工作状态：锁存工作状态和温度检测工作状态。下面将结合附图来对本公开中锁存器的两种不同工作状态进行详细描述。图2a为图1所示锁存器处于锁存工作状态时的等效电路示意图，如图2a所示，通过控制信号控制各第一开关电路2断路以及控制各第二开关电路3导通；此时，各锁存单元1之间断路，锁存单元1内的第一反相电路PI_1和第二反相电路PI_2首尾相连，各锁存单元1可分别实现锁存功能。图2b为图1所示锁存器处于温度检测工作状态时的等效电路示意图，如图2b所示，通过控制信号控制各第一开关电路2导通以及控制各第二开关电路3断路；此时，锁存器内第一反相电路PI_1和第二反相电路PI_2(不包括最后一级锁存单元1内的第二本文档来自技高网...

【技术保护点】
1.一种锁存器，其特征在于，包括：至少两个锁存单元，任意相邻的两个所述锁存单元之间设置有第一开关电路，以将全部所述锁存单元级联；所述锁存单元包括：第一反相电路、第二反相电路和第二开关电路；所述第一反相电路的输入端与所述锁存单元的信号输入端连接，所述第一反相电路的输出端与所述锁存单元的信号输出端连接；所述第二反相电路的输入端与所述锁存单元的信号输出端连接，所述第二反相电路的输出端与所述第二开关电路的第二端连接；所述第二开关电路的第一端与所述锁存单元的信号输入端连接；所述第一开关电路的第一端与该第一开关电路所连接的前一级锁存单元内第二开关电路的第二端连接，所述第一开关电路的第二端与该第一开关电路所连接的后一级锁存单元内第二开关电路的第一端连接。

【技术特征摘要】
1.一种锁存器，其特征在于，包括：至少两个锁存单元，任意相邻的两个所述锁存单元之间设置有第一开关电路，以将全部所述锁存单元级联；所述锁存单元包括：第一反相电路、第二反相电路和第二开关电路；所述第一反相电路的输入端与所述锁存单元的信号输入端连接，所述第一反相电路的输出端与所述锁存单元的信号输出端连接；所述第二反相电路的输入端与所述锁存单元的信号输出端连接，所述第二反相电路的输出端与所述第二开关电路的第二端连接；所述第二开关电路的第一端与所述锁存单元的信号输入端连接；所述第一开关电路的第一端与该第一开关电路所连接的前一级锁存单元内第二开关电路的第二端连接，所述第一开关电路的第二端与该第一开关电路所连接的后一级锁存单元内第二开关电路的第一端连接。2.根据权利要求1所述的锁存器，其特征在于，所述第一开关电路包括：CMOS传输门；所述第二开关电路包括：CMOS传输门。3.根据权利要求1所述的锁存器，其特征在于，还包括：第三开关电路；所述第三开关电路的第一端与第一级锁存单元的信号输入端连接，第三开关电路的第二端与最后一级锁存单元的信号输出端连接。4.根据权利要求3所述的锁存器，其特征在于，所述第三开关电路包括：CMOS传输门。5.一种锁存器的驱动方法，其特征在于，所述锁存器采用上述权利要求1-4中任一所述锁存器，所述驱动方法包括：在锁存阶段时，控制所述第一开关电路断路，控制所述第二开关电路导通，所述锁存单元实现锁存功能；在温度检测阶段，控制所述第一开关电路导通，控制所述第二开关电路断路，向第一级锁存单元的信号输入端输入原始信号，最后一级锁存单元的信号输出端输出的检测信...

【专利技术属性】
技术研发人员：贾玉娥，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11