一种可编程时间放大器制造技术

本发明专利技术公开了一种可编程时间放大器，包括时间数字转换器电路TDC和时间放大器TA；时间数字转换器电路TDC的两个输入端分别外接输入START和输入STOP，时间数字转换器电路TDC的Q0～Qn信号输出端与时间放大器TA的Q0～Qn信号输入端一一对应相连接，TDC的DCO信号输出端与时间放大器TA的DCO信号输入端对应相连接。通过数字控制部分控制时间放大器TA的增益N，当TDC的跳变点靠前时，将跳变点之后的N级异或门输出做累加，当TDC的跳变点靠后时，将跳变点之前的N级异或门输出做累加。本发明专利技术解决了一般时间放大器漏电流大，线性度差的问题，使时间放大器TA的输出具有良好的线性度。

【技术实现步骤摘要】
一种可编程时间放大器
本专利技术涉及一种可编程时间放大器，属于数控

技术介绍
TDC在很多科研领域都扮演着重要的角色，根据其应用场合，大致可以分为两类：一类是用于测量飞行时间的TDC。这类TDC大多是通过测量粒子或激光的飞行时间来探测与目标物体之间的距离，例如高能物理实验、激光雷达探测、3D成像技术等。传统的延迟链TDC在一些要求高测量精度的应用中，例如医学影像、高精度3D成像、对噪声性能要求较高的ADPLL等，基于延迟线结构的TDC是不能满足要求的。而pipeline型TDC在这些应用场合中则是非常理想的选择。而TA则是其中最重要的部分。
技术实现思路
本专利技术所要解决的技术问题是提供一种新型可编程的时间放大器，解决一般时间放大器所存在的线性度差，漏电流大的问题，使本专利技术的时间放大器具有较好的线性度与可编程增益。本专利技术为了解决上述技术问题采用以下技术方案：本专利技术的一种可编程时间放大器，包括时间数字转换器电路TDC和时间放大器TA；所述时间数字转换器电路TDC的两个输入端分别外接输入START和输入STOP，所述时间数字转换器电路TDC的Q0～Qn信号输出端与时间放大器TA的Q0～Qn信号输入端一一对应相连接，所述时间数字转换器电路TDC的DCO信号输出端与时间放大器TA的DCO信号输入端对应相连接，其中，n为大于等于3的正整数。上述时间数字转换器电路TDC每一级START与STOP作异或操作并送至时间放大器TA，通过数字控制模块(仅仅是一个简单传统的数字控制模块，无需赘述)控制时间放大器TA的增益N，当所述时间数字转换器电路TDC的跳变点靠前时，将跳变点之后的N级异或门输出做累加，当所述时间数字转换器电路TDC的跳变点靠后时，将跳变点之前的N级异或门输出做累加，实现时间放大。上述时间放大器TA包括n+1个延迟单元N0～Nn、n个或门OR0～ORn-1、n+1个MUX电路A0～An；所述第一或门OR0输入端分别接时间放大器输入端Q0和第一MUX电路A0的输出端，第二或门OR1输入端分别接时间放大器输入端Q1和第二MUX电路A1的输出端……第n或门ORn-1输入端分别接时间放大器输入端Qn和第n+1MUX电路An的输出端；所述第一MUX电路A0输入端分别接地和第二延迟单元N1输出端；第二MUX电路A1输入端分别接地和第三延迟单元N2输出端……第n+1MUX电路An输入端分别接地和时间放大器输入端Qn；n+1个MUX电路A0～An由数字控制模块控制；所述第一延迟单元N0的输入端为第一或门OR0输出端，输出端接入数字控制模块；第二延迟单元N1的输入端为第二或门OR1输出端，输出端一端接第一MUX电路A0，一端接入数字控制……第n+1延迟单元Nn的输入端接第n+1MUX电路An的输出端，输出端一端接第一MUX电路A0，一端接入数字控制模块。上述时间数字转换器电路TDC包括n个延迟单元M1～Mn、n个比较器arb1～arbn；n个异或门X1～Xn；第一异或门X1输入端分别接输入START和输入STOP，输出端为Q0；第二异或门X2输入端分别接第一延迟单元M1的输出和输入STOP，输出端为Q1……第n异或门Xn输入端分别接第n-1延迟单元Mn-1的输出和输入STOP，输出端为Qn-1；第一比较器arb1输入端分别接输入START和输入STOP；第二比较器arb2输入端分别接输入STOP和第一延迟单元M1的输出……第n比较器arbn输入端分别接输入STOP和第n延迟单元Mn的输出。第一延迟单元M1的输入接输入START；第二延迟单元M2的输入接第一延迟单元M1的输出……第n延迟单元Mn的输入第n-1延迟单元Mn-1的输出。n的取值为16。本专利技术所述一种可编程时间放大器采用以上技术方案与现有技术相比，具有以下技术效果：本专利技术所设计可编程时间放大器，采用并行输入，串行输出的结构，将前面TDC每一级START与STOP作异或输入进入时间放大器TA，通过数字控制部分控制时间放大器TA的增益，在TDC的跳变点靠前时将跳变点之后的部分输出，在TDC的跳变点靠后时将跳变点之前的部分输出，解决了一般时间放大器漏电流大，线性度差的问题，使时间放大器TA的输出具有良好的线性度。附图说明图1是本专利技术可编程时间放大器的主体电路框图；图2是本专利技术时间数字转换器的电路结构示意图；图3是本专利技术时间放大器的电路结构示意图。具体实施方式下面结合说明书附图对本专利技术的具体实施方式作进一步详细的说明。如图1所示，本专利技术的一种工作在近阈值电源电压下的数控振荡器，包括时间数字转换器电路TDC和时间放大器TA，其中，时间数字转换器电路TDC的两个输入端分别外接输入START和STOP；时间数字转换器电路TDC的Q0～Q16信号输出端与时间放大器的Q0～Q16信号输入端一一对应相连接；时间数字转换器电路TDC的DCO信号输出端与时间放大器TA的DCO信号输入端对应相连接。本专利技术的可编程时间放大器在实际的应用过程当中，其中时间数字转换器电路TDC进一步设计，如图2所示，所述时间数字转换器电路TDC为传统延迟链时间数字转换器。所述时间数字转换器电路TDC包括第一延迟单元M1、第二延迟单元M2、第三延迟单元M3等一共16个延迟单元M1～M16；第一比较器arb1、第二比较器arb2、第三比较器arb3等一共16个比较器arb1～arb16；第一异或门X1、第二异或门X2、第三异或门X3等一共16个异或门X1～X16；其中：时间数字转换器电路TDC的第一异或门X1输入端分别接时间数字转换器电路TDC的输入START和输入STOP，输出端为Q0；第二异或门X2输入端分别接第一延迟单元M1的输出和时间数字转换器电路TDC的输入STOP，输出端为Q1；第三异或门X3输入端分别接第二延迟单元M2的输出和时间数字转换器电路TDC的输入STOP，输出端为Q2；以此类推；第一比较器arb1输入端分别接TDC的输入START和STOP；第二比较器arb2输入端分别接TDC的输入START和STOP；第三比较器arb3输入端分别接TDC的输入START和STOP；以此类推；第一延迟单元M1的输入接TDC的输入START；第二延迟单元M2的输入接第一延迟单元M1的输出；第三延迟单元M3的输入第二延迟单元M2的输出；以此类推；在实际应用当中，本专利技术不仅针对时间数字转换器电路TDC提出了具体设计，而且针对时间放大器设计了具体的电路结构，如图3所示，所述时间放大器TA包括第一延迟单元N0、第二延迟单元N1、第三延迟单元N2等一共17个延迟单元N0～N16；第一或门OR0、第二或门OR1、第三或门OR2等一共16个或门OR0～OR15；第一MUX电路A0、第二MUX电路A1、第三MUX电路A2等一共17个MUX电路A0～A16，其中：时间放大器TA的第一或门OR0输入端分别接时间放大器输入端Q0和第一MUX电路A0的输出端；时间放大器TA的第二或门OR1输入端分别接时间放大器输入端Q1和第二MUX电路A1的输出端；时间放大器TA的第三或门OR2输入端分别接时间放大器输入端Q2和第三MUX电路A2的输出端；以此类推；第一MUX电路A0输入端分别接地和第二延迟单元N1输出端；第二MUX电本文档来自技高网...

【技术保护点】
1.一种可编程时间放大器，其特征在于：包括时间数字转换器电路TDC和时间放大器TA；所述时间数字转换器电路TDC的两个输入端分别外接输入START和输入STOP，所述时间数字转换器电路TDC的Q0～Qn信号输出端与时间放大器TA的Q0～Qn信号输入端一一对应相连接，所述时间数字转换器电路TDC的DCO信号输出端与时间放大器TA的DCO信号输入端对应相连接，其中，n为大于等于3的正整数。

【技术特征摘要】
1.一种可编程时间放大器，其特征在于：包括时间数字转换器电路TDC和时间放大器TA；所述时间数字转换器电路TDC的两个输入端分别外接输入START和输入STOP，所述时间数字转换器电路TDC的Q0～Qn信号输出端与时间放大器TA的Q0～Qn信号输入端一一对应相连接，所述时间数字转换器电路TDC的DCO信号输出端与时间放大器TA的DCO信号输入端对应相连接，其中，n为大于等于3的正整数。2.根据权利要求1所述的可编程时间放大器，其特征在于：所述时间数字转换器电路TDC每一级START与STOP作异或操作并送至时间放大器TA，通过数字控制模块控制时间放大器TA的增益N，当所述时间数字转换器电路TDC的跳变点靠前时，将跳变点之后的N级异或门输出做累加，当所述时间数字转换器电路TDC的跳变点靠后时，将跳变点之前的N级异或门输出做累加，实现时间放大。3.根据权利要求1或2所述的可编程时间放大器，其特征在于：所述时间放大器TA包括n+1个延迟单元N0～Nn、n个或门OR0～ORn-1、n+1个MUX电路A0～An；所述第一或门OR0输入端分别接时间放大器输入端Q0和第一MUX电路A0的输出端，第二或门OR1输入端分别接时间放大器输入端Q1和第二MUX电路A1的输出端……第n或门ORn-1输入端分别接时间放大器输入端Qn和第n+1MUX电路An的输出端；所述第一MUX电路A0输入端分别接地和第二延迟单元N1输出端；第二MUX电路A1输入端分别接地和第三延迟单元N2输出端...

【专利技术属性】
技术研发人员：王子轩，丁浩，徐浩，刘玫，李浩铮，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：江苏,32