用于次级供电域的通电重置系统技术方案

一种用于IC的次级供电域的POR电路。偏置和参考电路为比较器提供启动电流和参考电压。所述比较器将所述参考电压与初级供电电压进行比较且产生偏置电流。所述偏置和参考电路和所述比较器包含VGS环路，所述VGS环路反射所述偏置电流以产生所述参考电压。当所述比较器切换时，所述偏置电流处于所述低静态电流电平。电平移位和隔离电路首先使初级POR信号与所述次级域隔离。当所述比较器切换时，检测所述初级POR信号且使其电平移位以控制重置状态。所述延迟电路感测所述次级供电电压的斜变且在所述次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级POR信号以另外控制所述重置状态。

【技术实现步骤摘要】
用于次级供电域的通电重置系统
本专利技术大体上涉及通电重置(Power-OnReset，简称为POR)，以及更具体地说，涉及一种用于次级供电域的POR系统，所述POR系统包含自偏置参考电压生成，以及初级POR信号隔离、量化和跨越多个供电域的电平移位。
技术介绍
通电重置(POR)电路自主地生成用于集成电路(IC)或半导体芯片的参考电压，且使IC的剩余部分保持重置，直到供电电压超出生成的参考为止。POR电路保持有源，原因在于在其它情况下，芯片可能会进入锁存重置状态且可能无法离开所述状态。POR电路在低静态电流电平下操作以实现低系统能耗。此类低电流方案由于必要的装置纵横比和大电阻器值而通常需要大幅面积。POR操作也由于具有多个供电域的集成电路而复杂化。具体地说，除非强加严格的功率域约束，否则POR功能性在多个域中复制，其中没有一个域能够被可靠地指定来使其它域在所有可能的供电状态中保持重置。此情形使POR电路的面积与功率负担相乘。供电域测序尤其是当输入/输出(I/O)供电装置在主模拟和/或逻辑供电域之前通电时开始起作用，原因是如果在初级供电域之前通电，那么任意初始化的通用I/O(GPIO)电路可能会将伪数据提供到系统中的其它装置。跨越多个供电域的电平移位POR信号也被证明是有问题的，原因是传统电平移位器拓扑消耗静态电流或依赖于系统性泄漏或寄生电容器不平衡来限定初始状态。此类基于动态或寄生的方案通常会引发对稳定性的顾虑，尤其是在非单调供电斜变的情况下。而且，对输入的POR信号的供电必须与参考电压进行比较以确保输入的POR信号是可靠的。在低静态电流下进行这种供电比较实质上相当于辅助POR模块。
技术实现思路
根据本专利技术的至少一个实施例的一种用于集成电路(IC)的次级供电域的通电重置(POR)电路包含比较器、偏置和参考电路、电平移位和隔离电路、延迟电路和控制栅极。IC包含接收初级供电电压的初级供电域和接收次级供电电压的次级供电域。比较器将参考电压与初级供电电压进行比较且产生偏置电流。当初级供电电压在参考电压的预定的电压偏移内时，偏置电流处于低静态电平。偏置和参考电路将启动电流提供到比较器，与比较器形成VGS环路，且通过VGS环路反射偏置电流以提供参考电压。电平移位和隔离电路在启动后进行预偏置以在偏置电流高于低静态电平时使初级POR信号与次级供电域隔离。当偏置电流下降到低静态电平时，隔离电路转变成通透状态以当初级POR信号指示初级供电域脱离重置时接收初级POR信号作为电平移位的初级POR信号。延迟电路由次级供电电压供电且在次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级POR信号。控制栅极基于电平移位的初级POR信号和延迟的次级POR信号确定次级功率域的重置状态。偏置和参考电路以及比较器可包含例如低阈值电压MOS晶体管等低阈值电压装置以提供启动电流且实现低净空缓冲。在比较器开始操作和产生偏置电流时，VGS环路中的电压增大以关断启动电流。电平移位和隔离电路可包含镜像配置，所述镜像配置感测偏置电流以在偏置电流高于低静态电平时使初级POR信号与次级供电域隔离。当偏置电流下降到低静态电平时，可检测初级POR信号且使其电平移位到次级供电域中。电平移位和隔离电路可根据替代实施例进行配置，包含隔离和锁存电路。比较器可包含指示比较器的状态的比较器输出节点，所述比较器使锁存电路保持在重置状态中，直到比较器切换为止。当比较器切换时，初级POR信号用于控制电平移位的初级POR信号的状态。当比较器可具有不确定的状态时，例如当初级和次级供电电压大约同时斜升时，延迟电路提供额外重置保护。当次级供电电压达到第一电压阈值时，接通例如PMOS晶体管等电流装置以对电容器充电。当电容器电压达到第二电压阈值时，确证延迟的次级POR信号以允许将次级供电域拉到脱离重置状态。根据一个实施例的集成电路包含：初级供电域，其接收初级供电电压且包含提供初级POR信号的初级通电重置(POR)电路；以及次级供电域，其接收次级供电电压且包含提供次级POR信号的次级POR电路。次级POR电路包含比较器、偏置和参考电路、电平移位和隔离电路、延迟电路和控制栅极。比较器由启动电流启动且在将参考电压与初级供电电压进行比较时产生偏置电流。当初级供电电压在参考电压的偏移电压内时偏置电流处于低静态电平。偏置和参考电路将启动电流提供到比较器，与比较器形成VGS环路，且通过VGS环路反射偏置电流以提供参考电压。电平移位和隔离电路在偏置电流高于低静态电平时使初级POR信号与次级供电域隔离且使次级供电域保持在重置状态中。当偏置电流下降到低静态电平时，电平移位和隔离电路将初级POR信号转化成电平移位的初级POR信号。延迟电路在次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级POR信号。控制栅极基于电平移位的初级POR信号和延迟的次级POR信号确定次级功率域的重置状态。根据一个实施例的一种使集成电路的次级供电域从重置状态释放的方法包含：在次级供电电压开始上升时将启动电流提供到比较器；通过比较器将参考电压与初级供电电压进行比较且产生偏置电流；和切换比较器，使得当初级供电电压上升到参考电压的预定的电压偏移内时，偏置电流处于低静态电平；通过VGS环路反射偏置电流以产生参考电压且切断启动电流；在偏置电流高于低静态电平时使初级POR信号与次级供电域隔离且使次级供电域保持在重置状态中；当偏置电流下降到低静态电平时检测初级POR信号；在次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级POR信号；和当比较器、初级POR信号和延迟的次级POR信号指示从重置状态释放时使次级功率域从重置状态释放。所述方法可包含：使初级POR信号电平移位以在次级供电域中提供电平移位的POR信号；和当比较器、电平移位的初级POR信号和延迟的次级POR信号指示从重置状态释放时使次级功率域从重置状态释放。附图说明本专利技术借助于实例说明且不受附图的限制，在附图中类似标记指示类似元件。图式中的元件为简单和清楚起见被说明且不必按比例绘制。图1是根据本专利技术的一个实施例实施的并入有通电重置(POR)电路的半导体芯片或集成电路(IC)的简化框图。图2是根据本专利技术的一个实施例的可用作图1的POR电路的POR电路的简化框图。图3是根据本专利技术的一个实施例的可用作图2的POR电路的POR电路的更详细示意图，包含POR电路的各种功能的更具体实施方案。图4是说明根据本专利技术的一个实施例的针对当VDDO在VDDI之前斜变时的第一种情况的图3的POR电路的操作的时序图。图5是说明根据本专利技术的一个实施例的针对其中VDDO和VDDI大约同时斜升的第二种情况的图3的POR电路的操作的时序图。图6是说明图3中所示出的电平移位和隔离电路的替代实施例的电平移位和隔离电路的简化示意图和框图。图7是说明图3中所示出的电平移位和隔离电路的另一替代实施例的电平移位和隔离电路700的更详细示意图。图8是根据本专利技术的替代实施例的用于其中供电电压净空不太成问题的配置的比较器和偏置&参考生成器的示意图。具体实施方式本专利技术人已认识到提供用于IC的一个(或每个)次级供电域的POR电路的挑战，所述IC具有一个初级供电域以及一个或多个次级供电域。因此发本文档来自技高网...

【技术保护点】
1.一种用于集成电路的次级供电域的通电重置POR电路，所述集成电路包括接收初级供电电压的初级供电域和接收次级供电电压的所述次级供电域，所述POR电路包括：比较器，其将参考电压与所述初级供电电压进行比较，其中所述比较器形成偏置电流，其中当所述初级供电电压在所述参考电压的预定的电压偏移内时，所述偏置电流处于低静态电平；偏置和参考电路，其将启动电流提供到所述比较器，与所述比较器形成VGS环路，且通过所述VGS环路反射所述偏置电流以提供所述参考电压；电平移位和隔离电路，其在启动后进行预偏置以在所述偏置电流高于所述低静态电平时使初级POR信号与所述次级供电域隔离，且在所述偏置电流达到所述低静态电平之后，当所述初级POR信号指示所述初级供电域脱离重置时，转变成通透状态以接收所述初级POR信号作为电平移位的初级POR信号；延迟电路，所述延迟电路由所述次级供电电压供电，其中所述延迟电路在所述次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级POR信号；以及控制栅极，其基于所述电平移位的初级POR信号和所述延迟的次级POR信号确定所述次级功率域的重置状态。

【技术特征摘要】
2017.08.28 US 15/687,7811.一种用于集成电路的次级供电域的通电重置POR电路，所述集成电路包括接收初级供电电压的初级供电域和接收次级供电电压的所述次级供电域，所述POR电路包括：比较器，其将参考电压与所述初级供电电压进行比较，其中所述比较器形成偏置电流，其中当所述初级供电电压在所述参考电压的预定的电压偏移内时，所述偏置电流处于低静态电平；偏置和参考电路，其将启动电流提供到所述比较器，与所述比较器形成VGS环路，且通过所述VGS环路反射所述偏置电流以提供所述参考电压；电平移位和隔离电路，其在启动后进行预偏置以在所述偏置电流高于所述低静态电平时使初级POR信号与所述次级供电域隔离，且在所述偏置电流达到所述低静态电平之后，当所述初级POR信号指示所述初级供电域脱离重置时，转变成通透状态以接收所述初级POR信号作为电平移位的初级POR信号；延迟电路，所述延迟电路由所述次级供电电压供电，其中所述延迟电路在所述次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级POR信号；以及控制栅极，其基于所述电平移位的初级POR信号和所述延迟的次级POR信号确定所述次级功率域的重置状态。2.根据权利要求1所述的POR电路，其中：所述偏置和参考电路包括第一PMOS晶体管，所述第一PMOS晶体管具有耦合到所述次级供电电压的源极端子且具有在第一节点处耦合在一起的栅极端子和漏极端子；且其中所述比较器包括第一NMOS晶体管，所述第一NMOS晶体管具有耦合到所述第一节点的漏极端子，具有耦合到所述初级供电电压的源极端子，且具有接收所述参考电压的栅极端子，其中所述第一NMOS晶体管包括低阈值电压NMOS晶体管；其中所述第一PMOS晶体管通过所述第一节点将所述偏置电流提供到所述低阈值电压NMOS晶体管。3.根据权利要求2所述的POR电路，其中所述偏置和参考电路包括：第二PMOS晶体管，其具有耦合到所述次级供电电压的源极电流端子，具有耦合到所述第一节点的栅极端子，且具有耦合到第二节点的漏极端子；第二NMOS晶体管，其具有在所述第二节点处耦合在一起的漏极端子和栅极端子且具有耦合到第三节点的源极端子；第三NMOS晶体管，其具有在所述第三节点处耦合在一起的漏极端子和栅极端子且具有耦合到接地的源极端子；第四NMOS晶体管，其具有耦合到所述次级供电电压的漏极端子，具有耦合到所述第二节点的栅极端子，且具有耦合到所述参考电压的源极端子，其中所述第四NMOS晶体管包括低阈值电压NMOS晶体管；以及第五NMOS晶体管，其具有耦合到所述参考电压的漏极端子，具有耦合到所述第三节点的栅极端子，且具有耦合到接地的源极端子。4.根据权利要求3所述的POR电路，进一步包括第六NMOS晶体管，所述第六NMOS晶体管具有耦合到所述次级供电电压的漏极端子，具有耦合到所述第二节点的源极端子，且具有耦合到接地的栅极端子，其中所述第六NMOS晶体管包括提供所述启动电流的低阈值电压NMOS晶体管。5.根据权利要求2所述的POR电路，其中所述比较器进一步包括：第二PMOS晶体管，其具有耦合到所述次级供电电压的源极端子，具有耦合到比较器输出节点的漏极端子，且具有耦合到所述第一节点的栅极端子，其中所述第二PMOS晶体管将所述偏置电流反射到所述比较器输出节点；以及第二NMOS晶体管，其具有耦合到所述比较器输出节点的漏极端子，具有耦合到接地的源极端子，且具有耦合到所述初级供电电压的控制端子；其中在所述偏置电流高于所述低静态电平时，所述比较器输出节点通过所述第二PMOS晶体管被拉高，且其中当所述偏置电流下降到所述低静态电平时，所述比较器输出节点通过所述第二NMOS晶体管被拉低。6.根据权利要求5所述的POR电路，进一步包括由所述次级供电电压供电的反相器，所述反相器具有耦合到所述比较器输出节点的输入端且具有将比较POR信号提供到所述控制栅极的输出端，其中所述控制栅极基于所述电平移位的初级POR信号、所述延迟的次级POR信号和所述比较POR信号确定所述次级功率域的所述重置状态。7.根据权利要求5所述的POR电路，其中所述电平移位和隔离电路包括：第三PMOS晶体管，其具有耦合到所述次级供电电压的源极端子，具有耦合到所述第一节点的栅极端子，且具有耦合到第二节点的漏极端子；第四PMOS晶体管，其具有耦合到所述次级供电电压的源极端子，具有接收所述电平移位的初级POR信号的栅极端子，且具有漏极端子；第五PMOS晶体管，其具有耦合到所述第四PMOS晶体管的所述漏极端子的源极端子，具有耦合到所述第二节点的漏极端子，且具有耦合到第三节点的栅极端子；第三NMOS晶体管，其具有耦合到所述第二节点的漏极端子，具有耦合到接地的源极端子，且具有耦合到所述第三节点的控制端子；以及缓冲器，所述缓冲器由所述初级供电电压供电，所述缓冲器具有接收所述初级POR信号的输入端且具有耦合到所述第三节点的输出端。8.根据权利要求5所述的POR电路，进一步包括：由所述次级供电电压供电的反相器，所述反相器具有耦合到所述比较器输出节点的输入端且具有提供比较POR信号的输出端；且其中所述电平移位和隔离电路包括：由所述初级供电电压供电的缓冲器，所述缓冲器具有从所述初级供电域接收所述初级POR信号的输入端和提供缓冲的初级POR信号的输出端；第三NMOS晶体管，其具有漏极端子，具有接收所述缓冲的初级POR信号的栅极端子，且具有耦合到接地的源极端子；以及第四NMOS晶体管，其具有漏极端子，具有接收所述比较POR信号的栅极端子，且具有耦合到所述第三NMOS晶体管的所述漏极端子的源极端子；和锁存和上拉电路，其具有接收所述比较POR信号的反相的重置输入端，具有耦合到所述第二NMOS晶体管的所述漏极端子的控制输入端，且具有提供所述电平移位的初级POR信号的输出端；且其中在所述比较POR信号为低时，所述锁存和上拉电路保持所述电平移位的初级POR信号为低，且其中当所述比较POR信号变高时，所述锁存和上拉电路确证所述电平移位的初级POR信号以反映通过所述控制输入端接收的所述初级POR信号的状态。9.根据权利要求5所述的POR电路，进一步包括：由所述初级供电电压供电的第一反相器，所述第一反相器具有接收所述初级POR信号的输入端且具有提供反相的初级POR信号的输出端；由所述初级供电电压供电的第二反相器，所述第二反相器具有接收所述反相的初级POR信号的输入端且具有提供缓冲的初级POR信号的输出端；第三NMOS晶体管，其具有漏极端子，具有接收所述缓冲的初级POR信号的栅极端子且具有耦合到接地的源极端子；第四NMOS晶体管，其具有漏极端子，具有接收所述反相的初级POR信号的栅极端子且具有耦合到接地的源极端子；由所述次级供电电压供电的第三反相器，所述第三反相器具有耦合到所述比较器输出节点的输入端且具有提供比较POR信号的输出端；第五NMOS晶体管，其具有漏极端子，具有接收所述比较POR信号的栅极端子且具有耦合到所述第三NMOS晶体管的所述漏极端子的源极端子；第六NMOS...

【专利技术属性】
技术研发人员：艾瑞克·帕恩克拉兹，阿尔纳布·杜塔，
申请(专利权)人：矽利康实验室公司，
类型：发明
国别省市：美国,US