改进的绝对温度互补型(CTAT)电压发生器制造技术

技术编号:20516259 阅读:240 留言:0更新日期:2019-03-06 02:06
本发明专利技术公开改进的绝对温度互补型(CTAT)电压发生器。本发明专利技术实施例涉及包含第一电路分支(310)、第二电路分支(320)和积分器电路(330)的电路(300)。第一分支包含第一晶体管(T31)和第一电流源(I31)以产生包含对应第一晶体管(T31)的寄生基极电阻和寄生发射极电阻的分量的第一CTAT电压信号(V31)。第二分支包含第二晶体管(T32)和第二电流源(I32)以产生包含对应第二晶体管的寄生基极电阻和寄生发射极电阻的分量的第二CTAT电压信号(V32)。第一(310)和第二(320)电路分支耦合到积分器电路(330),使积分器电路(330)对第一CTAT电压信号(V31)与第二CTAT电压信号(V32)之间的差进行积分,使得积分信号不包含对应寄生基极电阻和寄生发射极电阻的任何分量。

Improved Absolute Temperature Complementary Voltage Generator

The invention discloses an improved absolute temperature complementary (CTAT) voltage generator. The embodiment of the present invention relates to a circuit (300) comprising a first circuit branch (310), a second circuit branch (320) and an integrator circuit (330). The first branch contains a first transistor (T31) and a first current source (I31) to generate a first CTAT voltage signal (V31) containing components corresponding to the parasitic base resistance and the parasitic emitter resistance of the first transistor (T31). The second branch contains a second transistor (T32) and a second current source (I32) to generate a second CTAT voltage signal (V32) containing components corresponding to the parasitic base resistance and the parasitic emitter resistance of the second transistor. The first (310) and second (320) circuit branches are coupled to the integrator circuit (330) so that the integrator circuit (330) integrates the difference between the first CTAT voltage signal (V31) and the second CTAT voltage signal (V32), so that the integration signal does not contain any components corresponding to the parasitic base resistance and the parasitic emitter resistance.

【技术实现步骤摘要】
改进的绝对温度互补型(CTAT)电压发生器
本专利技术涉及电压参考电路,并且具体涉及改进绝对温度互补型(CTAT)电压的精度。
技术介绍
绝对温度互补型(CTAT)(complementarytoabsolutetemperature)电压广泛地用于带隙参考点、温度传感器以及偏差发生器的构造。虽然可以例如使用互补金属氧化物半导体(CMOS)晶体管、结型场效应晶体管(JFET)以及二极管的许多方式得到CTAT电压,但通常使用双极结型晶体管(BJT或双极性晶体管)产生精确且可重复的CTAT电压。使用BJT通过在二极管连接的工作模式中配置BJT并产生基极-发射极结两端的电压来生成CTAT电压。基极-发射极电压包括不呈现出CTAT特性并且因此为CTAT电压的缺陷的各种分量。缺陷中的一些可通过修整或校准技术来解决。但此类技术对于嵌入在BJT内的例如寄生基极电阻和寄生发射极电阻的缺陷并不有效。
技术实现思路
附图说明现将通过仅示例并参考附图来描述根据本专利技术的特定实施方案:图1为常规的绝对温度互补型(CTAT)电压发生器电路的框图。图2为根据一个实施例的改进的CTAT电压发生器电路的框图。图3为根据一个实施例的工作在采样模式中的单端CTAT电压发生器电路的框图。图4为根据一个实施例的工作在积分模式中的图3的单端CTAT电压发生器电路的框图。图5为根据一个实施例的工作在采样模式中的差分CTAT电压发生器电路的框图。图6为根据一个实施例的工作在积分模式中的图5的差分CTAT电压发生器电路的框图。图7为根据一个实施例的具有附加开关的图5的差分CTAT电压发生器电路的框图。当前实施例的其它特征根据附图并且根据以下的具体实施方式将是显而易见的。具体实施方式本专利技术的实施例涉及一种产生CTAT电压信号的电路,该CTAT电压信号不包含对应于电路的BJT的寄生基极电阻和寄生发射极电阻的分量。电路包含第一电路分支、第二电路分支以及积分器电路。第一分支包含第一晶体管和第一电流源并且产生第一CTAT电压信号,该第一CTAT电压信号包含对应于第一晶体管的寄生基极电阻和寄生发射极电阻的分量。第二分支包含第二晶体管和第二电流源并且产生第二CTAT电压信号,该第二CTAT电压信号包含对应于第二晶体管的寄生基极电阻和寄生发射极电阻的分量。第一晶体管和第二晶体管被选定为具有相同尺寸,使得寄生基极电阻和寄生发射极电阻在晶体管之间也相同。选择第一电流源和第二电流源使得两个源中的一个提供为另一源的两倍的电流。第一电路分支和第二电路分支耦合到积分器电路,使得积分器电路对第一CTAT电压信号与第二CTAT电压信号之间的差进行积分,使得积分信号不包含对应于寄生基极电阻和寄生发射极电阻的任何分量。图1为常规的CTAT电压发生器电路100的框图。可使用CMOS晶体管、JFET、二极管或BJT来产生CTAT电压信号。通常,通过使用例如图1中所示的T10的BJT产生CTAT电压信号。T10包含基极端子、发射极端子以及集电极端子。如图1中所示,基极端子直接地连接到集电极端子,使得BJTT10被配置为二极管连接的BJT,使得在集电极端子处的电压信号由基极-发射极结两端的电压给出。电阻器RB10和RE10表示BJTT10的寄生基极电阻和寄生发射极电阻。电流源I10耦合在参考电压(例如,电源电压VDD)和T10的集电极端子之间。T10的基极-发射极结两端的电压通过下式给出:其中Vt为热电压kT/q,Ic为集电极电流,Is为反向饱和电流,Ib为基极电流,RB10为寄生基极电阻,Ie为发射极电流,RE10为寄生发射极电阻,以及β为正向共发射极电流增益。等式1指示存在基极-发射极结两端的CTAT电压的多个缺陷源。缺陷(imperfection)可指V1的不与绝对温度互补的任何分量。根据等式1,缺陷包含源电流I10的任何变化、β的任何变化、寄生基极电阻RB10的存在、寄生发射极电阻RE10的存在,以及反向饱和电流Is中的任何变化。本专利技术涉及用于减少(且在一些情况下消除)由寄生基极电阻RB10和发射极电阻RE10的存在导致的误差(在下文中被称为误差项)的技术。下文参考图2描述用于减少由寄生基极电阻和发射极电阻导致的误差的示例技术。图2为根据一个实施例的改进的CTAT电压发生器电路200的框图。电路200产生可经相减以产生输出CTAT电压信号的两个CTAT电压信号V21和V22,该输出CTAT电压信号基本上去除与寄生基极电阻和寄生发射极电阻相关联的误差项。在理想情况下,输出CTAT电压信号消除与寄生基极电阻和寄生发射极电阻相关联的误差项。电路200包含两个电路分支210和220。如图2中所示,电路分支210包含各自配置在二极管连接的工作模式中的两个晶体管T21和T23,以及将电流提供到晶体管T21和T23的电流源I21。晶体管T21和T23(以及在本专利技术中描述的每个晶体管)包含基极端子、发射极端子以及集电极端子。晶体管T21和T23经连接使得第二晶体管T21的基极端子连接到T21的集电极端子,且还连接到第三晶体管T23的发射极端子。第三晶体管T23的基极端子连接到T23的集电极端子,所述集电极端子还连接到电流源I21。电路分支210中示出的电阻器RB21、RE21、RB23以及RE23不是在晶体管T21和T23外部添加的电阻器,而是表示晶体管T21和T23的寄生基极电阻和寄生发射极电阻。如本专利技术中所描述,晶体管可指代BJT、异质结型双极性晶体管(HBT)、CMOS晶体管,或可使用例如硅、硅锗、砷化镓及类似者的半导体来制造的类似者。电路分支220包含配置在二极管连接的工作模式中的晶体管T22,和将电流提供到晶体管T22的电流源I22。基极端子直接地连接到集电极端子,使得晶体管T22被配置以操作为二极管连接的晶体管。电路分支220中示出的电阻器RB22和RE22不是在晶体管T22外部添加的电阻器,而是表示晶体管T22的寄生基极电阻和寄生发射极电阻。在示例实施例中,晶体管T21、T22以及T23具有相同的尺寸。例如,T21、T22以及T23具有相同的尺寸,使得它们具有相同的电流增益β。替代地,晶体管T21、T22以及T23具有基本上相同的尺寸。例如,即使意在用相同的尺寸制造晶体管,但实际制造的晶体管可具有几乎相同的尺寸(和几乎相同的β),但不精确地彼此相等。作为一个示例,具有基本上相同尺寸的晶体管可指代具有彼此相差例如2%或5%等较小百分比的β值的晶体管。如果T21具有为100的β,那么T22和T23由于过程变化可具有在例如90至110的范围中的β。在示例实施例中,电流源I22经设计以提供为由I21提供的电流的量两倍的电流。替代地,可使用电流源、堆叠晶体管的数目以及晶体管的大小之间的不同比值。例如,I22可提供为I21的电流的n倍的电流,其中n可为大于或等于2的任何整数。一种用于减少由于寄生基极电阻和寄生发射极电阻导致的误差项的技术为通过从通过第二电路分支220产生的第二CTAT电压信号减去通过第一电路分支210产生的第一CTAT电压信号来产生CTAT电压信号。在T23的集电极端子处产生的第一电路分支210的电压信号V21通过下式给出:其中Vt为热电压kT/q,Ic21和Ic23分别为T2本文档来自技高网...

【技术保护点】
1.一种电路,所述电路包括:第一电路分支,所述第一电路分支包括第一晶体管和第一电流源,所述第一晶体管包括基极端子、发射极端子以及集电极端子,所述基极端子连接到所述集电极端子,所述第一电流源耦合到所述第一晶体管的所述集电极端子,所述第一电路分支经配置以在所述第一晶体管的所述集电极端子处产生第一绝对温度互补型即CTAT电压信号;第二电路分支,所述第二电路分支包括第二晶体管和第二电流源,所述第二晶体管包括基极端子、发射极端子以及集电极端子,所述第二晶体管的所述基极端子连接到所述第二晶体管的所述集电极端子,所述第二电流源耦合到所述第二晶体管的所述集电极端子,所述第二电路分支经配置以在所述第二晶体管的所述集电极端子处产生第二CTAT电压信号,其中所述第一晶体管和所述第二晶体管具有基本上相同的尺寸,并且所述第一电流源经配置以提供由所述第二电流源提供的电流的量的两倍的电流;以及积分器电路,所述积分器电路包括输入端子,所述输入端子耦合到以下各项中的至少一个:所述第一晶体管的集电极端子和所述第二晶体管的集电极端子,所述积分器电路经配置以基于所述第一CTAT电压信号与所述第二CTAT电压信号之间的差值来产生输出CTAT电压信号。...

【技术特征摘要】
2017.08.31 US 15/691,9571.一种电路,所述电路包括:第一电路分支,所述第一电路分支包括第一晶体管和第一电流源,所述第一晶体管包括基极端子、发射极端子以及集电极端子,所述基极端子连接到所述集电极端子,所述第一电流源耦合到所述第一晶体管的所述集电极端子,所述第一电路分支经配置以在所述第一晶体管的所述集电极端子处产生第一绝对温度互补型即CTAT电压信号;第二电路分支,所述第二电路分支包括第二晶体管和第二电流源,所述第二晶体管包括基极端子、发射极端子以及集电极端子,所述第二晶体管的所述基极端子连接到所述第二晶体管的所述集电极端子,所述第二电流源耦合到所述第二晶体管的所述集电极端子,所述第二电路分支经配置以在所述第二晶体管的所述集电极端子处产生第二CTAT电压信号,其中所述第一晶体管和所述第二晶体管具有基本上相同的尺寸,并且所述第一电流源经配置以提供由所述第二电流源提供的电流的量的两倍的电流;以及积分器电路,所述积分器电路包括输入端子,所述输入端子耦合到以下各项中的至少一个:所述第一晶体管的集电极端子和所述第二晶体管的集电极端子,所述积分器电路经配置以基于所述第一CTAT电压信号与所述第二CTAT电压信号之间的差值来产生输出CTAT电压信号。2.根据权利要求1所述的电路,其中所述第一晶体管和所述第二晶体管具有相同尺寸。3.根据权利要求1所述的电路,其中所述积分器电路在第一工作模式中耦合到所述第一晶体管的集电极端子并且在第二工作模式下耦合到所述第二晶体管的集电极端子。4.根据权利要求3所述的电路,其中所述第一工作模式为采样模式且所述第二工作模式为积分模式。5.根据权利要求3所述的电路,其中所述积分器电路经由第一电容器和第一开关耦合到所述第一晶体管的集电极端子并且经由第二电容器和第二开关耦合到所述第二晶体管的集电极端子。6.根据权利要求5所述的电路,其中所述积分器电路还包括放大器电路,所述放大器电路包括输入端子,并且其中所述第一电容器耦合到所述放大器电路的输入端子和所述第一开关,所述第二电容器耦合到所述放大器电路的输入端子和所述第二开关,所述第一开关耦合到所述第一电容器和所述第一晶体管的集电极端子,并且所述第二开关耦合到所述第二电容器和所述第二晶体管的集电极端子。7.根据权利要求6所述的电路,其中所述第一电容器与所述第二电容器的电容值之间的比值基于由所述第一电流源和所述第二电流源提供的电流的比值。8.根据权利要求6所述的电路,其中所述积分器电路还包括第三开关和第四开关,所述第三开关耦合到所述第一电容器和所述电路的参考节点,并且所述第四开关耦合到所述第二电容器和所述参考节点。9.根据权利要求6所述的电路,其中所述积分器电路还包括耦合到所述放大器电路的输入端子和所述积分器电路的输出端子的积分电容器。10.根据权利要求9所述的电路,其中所述积分器电路还包括耦合到所述放大器电路的输入端子和所述积分电容器的第五开关。11.根据权利要求10所述的电路,其中所述积分器电路还包括耦合到所述放大器电路的输入端子和所述积分器电路的输出端子的第六开关。12.根据权利要求1所述的电路,其中所述积分器电路实施为全差分电路。13.根据权利要求4所述的电路,其中所述第一电流源耦合到所述第二晶体管的集电极端子并且所述第二电流源耦合到所述第一晶体管的集电极端子。14.根据权利要求1所述的电路,其中所述第一电路分支和所述第二电路分支中的每一个还包括两个开关,所述第...

【专利技术属性】
技术研发人员:D·T·特里方诺夫
申请(专利权)人:德克萨斯仪器股份有限公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1