时脉缓冲电路及其方法技术

一种时脉缓冲电路包含第一反相器、第二反相器、第一电阻与第二电阻。第一反相器接收第一时脉信号并输出第二时脉信号。第一反相器的输入脚位与输出脚位分别接收第一时脉信号及输出第二时脉信号。第一反相器的电源脚位与接地脚位分别连接至第一来源节点与第二来源节点。第二反相器接收第二时脉信号并输出第三时脉信号。第二反相器的输入脚位与输出脚位分别接收第二时脉信号及输出第三时脉信号。第二反相器的电源脚位与接地脚位分别连接至第一来源节点与第二来源节点。第一电阻连接第一直流电压至第一来源节点。第二电阻连接第二直流电压至第二来源节点。

Pulse Buffer Circuit and Its Method

A pulse buffer circuit includes a first inverter, a second inverter, a first resistance and a second resistance. The first inverter receives the first time pulse signal and outputs the second time pulse signal. The input foot and output foot of the first inverter receive the first time pulse signal and output the second time pulse signal respectively. The power foot and grounding foot of the first inverter are respectively connected to the first source node and the second source node. The second inverter receives the second time-pulse signal and outputs the third time-pulse signal. The input foot and output foot of the second inverter receive the second time pulse signal and output the third time pulse signal respectively. The power foot and grounding foot of the second inverter are respectively connected to the first source node and the second source node. The first resistance connects the first DC voltage to the first source node. The second resistor connects the second DC voltage to the second source node.

【技术实现步骤摘要】
时脉缓冲电路及其方法
本公开涉及时脉缓冲技术，特别是一种具优选抗噪性的时脉缓冲电路及其方法。
技术介绍
时脉信号在低电平与高电平之间周期性地切换。时脉信号于其功能上可用以传达时间信息。时脉缓冲电路为一种用以接收输入时脉信号并相应地输出延迟时脉信号的电路。除了时序上的延迟和潜在地驱动功率之外，延迟时脉信号与输入时脉信号在功能上大致上相同。如图1A所示，传统的时脉缓冲电路100包含以串接(cascade)形式相接的第一反相器101与第二反相器102。第一反相器101接收输入时脉信号CK并输出反相时脉信号CKB，而第二反相器102接收反相时脉信号CKB并输出延迟时脉信号CKD。在本公开中，符号「VDD」代表第一直流(DC)节点，其也可称为电源节点，且符号「VSS」代表第二直流节点，其也可称为接地节点。二符号「VDD」、「VSS」广泛地应用于本领域中，故于此不再详细解释。第一反相器101与第二反相器102分别具有输入脚位I、输出脚位O、电源脚位P以及接地脚位G。第一反相器101的输入脚位I接收时脉信号CK，第一反相器101的输出脚位O输出反相时脉信号CKB，第一反相器101的电源脚位P连接至本文档来自技高网...

【技术保护点】
1.一种时脉缓冲电路，包含：一第一反相器，用以接收一第一时脉信号并输出一第二时脉信号，其中该第一反相器的输入脚位与输出脚位分别接收该第一时脉信号及输出该第二时脉信号，该第一反相器的电源脚位与接地脚位分别连接至一第一来源节点及一第二来源节点；一第二反相器，用以接收该第二时脉信号并输出一第三时脉信号，其中该第二反相器的输入脚位与输出脚位分别接收该第二时脉信号及输出该第三时脉信号，该第二反相器的电源脚位与接地脚位分别连接至该第一来源节点及该第二来源节点；一第一电阻，连接于一第一直流电压与该第一来源节点之间；及一第二电阻，连接于一第二直流电压与该第二来源节点之间。

【技术特征摘要】
2017.08.15 US 15/677,2401.一种时脉缓冲电路，包含：一第一反相器，用以接收一第一时脉信号并输出一第二时脉信号，其中该第一反相器的输入脚位与输出脚位分别接收该第一时脉信号及输出该第二时脉信号，该第一反相器的电源脚位与接地脚位分别连接至一第一来源节点及一第二来源节点；一第二反相器，用以接收该第二时脉信号并输出一第三时脉信号，其中该第二反相器的输入脚位与输出脚位分别接收该第二时脉信号及输出该第三时脉信号，该第二反相器的电源脚位与接地脚位分别连接至该第一来源节点及该第二来源节点；一第一电阻，连接于一第一直流电压与该第一来源节点之间；及一第二电阻，连接于一第二直流电压与该第二来源节点之间。2.如权利要求1所述的时脉缓冲电路，其中该第一反相器包含：一P型晶体管，该P型晶体管的栅极端连接至该第一反相器的该输入脚位，且该P型晶体管的源极端连接至该第一反相器的该电源脚位；及一N型晶体管，该N型晶体管的栅极端连接至该第一反相器的该输入脚位，且该N型晶体管的源极端连接至该第一反相器的该接地脚位。3.如权利要求1所述的时脉缓冲电路，其中该第二反相器包含：一P型晶体管，该P型晶体管的栅极端连接至该第二反相器的该输入脚位，且该P型晶体管的源极端连接至该第二反相器的该电源脚位；及一N型晶体管，该N型晶体管的栅极端连接至该第二反相器的该输入脚位，且该N型晶体管的源极端连接至该第二反相器的该接地脚位。4.如权利要求1所述的时脉...

【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71