GOA电路以及液晶显示面板制造技术

本发明专利技术公开了一种GOA电路，包括级联设置的多级GOA驱动单元和i条时钟信号连接线，时序控制器向i条时钟信号连接线对应输入时钟信号CK1～CKi，所述多级GOA驱动单元按照级联的顺序依次被等分为若干组，每一组分别包括m级GOA驱动单元；每一组GOA驱动单元中，第1至第i级GOA驱动单元分别一一对应地连接至所述i条时钟信号连接线以接收时钟信号CK1～CKi，第i+1至第m级GOA驱动单元通过i个反相器一一对应地连接至所述i条时钟信号连接线，所述i个反相器将从所述i条时钟信号连接线接收的时钟信号CK1～CKi转换为反相时钟信号XCK1～XCKi输出至所述第i+1至第m级GOA驱动单元；其中，i为大于或等于1的整数，m＝2i。本发明专利技术还公开了一种液晶显示面板，其包括如上所述的GOA电路。

GOA Circuit and LCD Panel

The invention discloses a GOA circuit, which comprises a multi-stage GOA driving unit and a clock signal connection line arranged in cascades. The timing controller inputs clock signals CK1-CKi to the I clock signal connection line. The multi-stage GOA driving unit is divided into several groups according to the sequence of cascades, each group includes M-level GOA driving units, and the first to the second GOA driving units in each group. The I-level GOA driving unit is connected to the I-level clock signal connection line one by one to receive the clock signal CK1-CKi, and the I+1 to M-level GOA driving unit is connected to the I-level clock signal connection line one by one through I inverters. The I-level GOA driver converts the clock signal CK1-CKi received from the I-level clock signal connection line to the inverted clock signal XCK1-XCKi. The GOA driving unit of the i+1 to the m level is derived, where I is an integer greater than or equal to 1 and m=2i. The invention also discloses a liquid crystal display panel, which comprises the GOA circuit as described above.

【技术实现步骤摘要】
GOA电路以及液晶显示面板
本专利技术涉及显示器
,尤其涉及一种GOA电路，还涉及包含如上GOA电路的液晶显示面板。
技术介绍
主动式液晶显示装置中，每个像素具有一个薄膜晶体管(TFT)，其栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得该条线上的所有TFT打开，此时该水平扫描线上的像素电极会与垂直方向的数据线连接，从而将数据线上的显示信号电压写入像素，控制不同液晶的透光度进而达到控制色彩的效果。目前主动式液晶显示面板水平扫描线的驱动主要由面板外接的IC来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术，即GateDriveronArray(阵列基板行驱动)技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的绑定(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。现有的GOA电路，通常包括级联的多级GOA驱动单元，每一级GOA驱动单元对应驱动一级水平扫描线。现有的GOA驱动单元的主要结构包括上拉控制模块(Pull-upcontrolpart)、上拉模块(Pull-uppart)、级传模块(TransferPart)、下拉模块(KeyPull-downPart)和下拉维持模块(Pull-downHoldingPart)，以及负责电位抬升的自举(Boast)电容。以2个CK输入信号的GOA电路为例，对于第n级GOA单元，上拉控制模块负责控制上拉模块和级传模块的打开时间，一般根据前一级GOA驱动单元传递过来的扫描驱动信号Gn-1和级传信号STn-1，输出本级电路的栅极控制信号Qn(通常称为Q点)；上拉模块和级传模块由栅极控制信号Qn控制，主要负责将本级时钟信号CK转换为本级电路的扫描驱动信号Gn和级传信号STn，下拉模块负责在第一时间将栅极控制信号Qn和扫描驱动信号Gn拉低为低电位，即，在接收到后一级GOA电路单元传递过来的高电平的扫描驱动信号Gn+1时，第一时间将本级电路的栅极控制信号Qn和扫描驱动信号Gn拉低为低电位关闭扫描信号；下拉维持模块则负责将本级电路的栅极控制信号Qn和扫描驱动信号Gn维持(Holding)在关闭状态(即低电平电位)；自举电容(Cboast)则负责Q点的二次抬升，这样有利于上拉模块能够稳定输出本级扫描驱动信号Gn。GOA电路中，时钟信号CK是由外部的控制芯片提供的，通常是时序控制芯片(Tcon)，时序控制芯片需要向GOA电路中输入不同相位的时钟信号，以实现逐级输出扫描驱动信号。现有技术中，若是GOA电路需要2个时钟信号，则时序控制芯片需要输出相位相反的两个时钟信号CK1和CK2到相邻的两级GOA驱动单元；若是GOA电路需要4个时钟信号，则时序控制芯片需要输出相位不同的4个时钟信号CK1～CK4到连续的四级GOA驱动单元。随着液晶面板的尺寸越做越大，时钟信号的数量也越来越多，6CK、8CK时钟信号被越来越多的应用到液晶面板的电路结构中。GOA电路中需要的时钟信号数量增多，导致提供时钟信号的时序控制芯片的设计难度和成本也随之升高。因此，现有技术还有待于改进和发展。
技术实现思路
鉴于现有技术的不足，本专利技术提供了一种GOA电路，该GOA电路可以使得由时序控制芯片提供的初始时钟信号的数量减少一半，由此降低时序控制芯片的设计难度和成本。为了实现上述目的，本专利技术采用了如下的技术方案：一种GOA电路，包括级联设置的多级GOA驱动单元和时钟信号连接线，所述时钟信号连接线将所述GOA驱动单元连接至时序控制器，其中，所述GOA电路包括i条时钟信号连接线，所述时序控制器向所述i条时钟信号连接线对应输入时钟信号CK1～CKi，所述多级GOA驱动单元按照级联的顺序依次被等分为若干组，每一组分别包括m级GOA驱动单元；其中，每一组GOA驱动单元中，第1至第i级GOA驱动单元分别一一对应地连接至所述i条时钟信号连接线以接收时钟信号CK1～CKi，第i+1至第m级GOA驱动单元通过i个反相器一一对应地连接至所述i条时钟信号连接线，所述i个反相器将从所述i条时钟信号连接线接收的时钟信号CK1～CKi转换为反相时钟信号XCK1～XCKi输出至所述第i+1至第m级GOA驱动单元；其中，i为大于或等于1的整数，m＝2i。优选地，所述i取值为1、2、3或4。具体地，每一级GOA驱动单元包括上拉控制模块、上拉模块、级传模块、自举电容、下拉模块以及下拉维持模块；其中，第n级GOA驱动单元中：所述上拉控制模块根据第n-i级GOA驱动单元产生的扫描驱动信号和级传信号控制产生栅极控制信号；所述上拉模块和所述级传模块分别由所述栅极控制信号控制，将接收到的对应本级的时钟信号转换为本级扫描驱动信号和级传信号输出；所述自举电容连接在所述上拉控制模块的输出端和所述上拉模块的输出端之间，用于使所述上拉模块稳定输出本级扫描驱动信号；所述下拉模块根据第n+i级GOA驱动单元产生的扫描驱动信号控制将所述栅极控制信号和本级扫描驱动信号拉低至基准低电平信号；所述下拉维持模块耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间，用于将所述栅极控制信号和本级扫描驱动信号维持拉低至基准低电平信号；其中，若第n级GOA驱动单元对应为所述第1至第i级GOA驱动单元的其中之一，则所述上拉模块和所述级传模块连接至所述时钟信号连接线以接收对应的时钟信号CK1～CKi；若第n级GOA驱动单元对应为所述第i+1至第m级GOA驱动单元的其中之一，则所述上拉模块和所述级传模块连接至所述反相器是输出端以接收对应的反相时钟信号XCK1～XCKi；其中，n为大于或等于1的整数。具体地，所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的源极接收第n-i级GOA驱动单元产生的扫描驱动信号，栅极接收第n-i级GOA驱动单元产生的级传信号，漏极输出所述栅极控制信号。具体地，所述上拉模块包括上拉晶体管，所述上拉晶体管的栅极连接至所述上拉控制模块的输出端，源极接收对应本级的时钟信号，漏极作为所述上拉模块的输出端输出本级扫描驱动信号。具体地，所述级传模块包括级传晶体管，所述级传晶体管的栅极连接至所述上拉控制模块的输出端，源极接收对应本级的时钟信号，漏极作为所述级传模块的输出端输出本级级传信号。具体地，所述下拉模块包括第一下拉晶体管和第二下拉晶体管，所述第一下拉晶体管的源极连接至本级扫描驱动信号，栅极接收第n+i级GOA驱动单元产生的扫描驱动信号，漏极连接至基准低电平信号；所述第二下拉晶体管的源极连接至所述栅极控制信号，栅极接收第n+i级GOA驱动单元产生的扫描驱动信号，漏极连接至基准低电平信号。具体地，所述下拉维持模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管；所述第一晶体管的栅极和源极连接并接收基准高电平信号，漏极与所述第二晶体管的源极连接；所述第二晶体管的栅极连接至所述栅极控制信号，漏极连接至基准低电平信号；所述第三晶体管的源极与所述第一晶体管的源极连接，栅本文档来自技高网...

【技术保护点】
1.一种GOA电路，包括级联设置的多级GOA驱动单元和时钟信号连接线，所述时钟信号连接线将所述GOA驱动单元连接至时序控制器，其特征在于，所述GOA电路包括i条时钟信号连接线，所述时序控制器向所述i条时钟信号连接线对应输入时钟信号CK1～CKi，所述多级GOA驱动单元按照级联的顺序依次被等分为若干组，每一组分别包括m级GOA驱动单元；其中，每一组GOA驱动单元中，第1至第i级GOA驱动单元分别一一对应地连接至所述i条时钟信号连接线以接收时钟信号CK1～CKi，第i+1至第m级GOA驱动单元通过i个反相器一一对应地连接至所述i条时钟信号连接线，所述i个反相器将从所述i条时钟信号连接线接收的时钟信号CK1～CKi转换为反相时钟信号XCK1～XCKi输出至所述第i+1至第m级GOA驱动单元；其中，i为大于或等于1的整数，m＝2i。

【技术特征摘要】
1.一种GOA电路，包括级联设置的多级GOA驱动单元和时钟信号连接线，所述时钟信号连接线将所述GOA驱动单元连接至时序控制器，其特征在于，所述GOA电路包括i条时钟信号连接线，所述时序控制器向所述i条时钟信号连接线对应输入时钟信号CK1～CKi，所述多级GOA驱动单元按照级联的顺序依次被等分为若干组，每一组分别包括m级GOA驱动单元；其中，每一组GOA驱动单元中，第1至第i级GOA驱动单元分别一一对应地连接至所述i条时钟信号连接线以接收时钟信号CK1～CKi，第i+1至第m级GOA驱动单元通过i个反相器一一对应地连接至所述i条时钟信号连接线，所述i个反相器将从所述i条时钟信号连接线接收的时钟信号CK1～CKi转换为反相时钟信号XCK1～XCKi输出至所述第i+1至第m级GOA驱动单元；其中，i为大于或等于1的整数，m＝2i。2.根据权利要求1所述的GOA电路，其特征在于，所述i取值为1、2、3或4。3.根据权利要求1或2所述的GOA电路，其特征在于，每一级GOA驱动单元包括上拉控制模块、上拉模块、级传模块、自举电容、下拉模块以及下拉维持模块；其中，第n级GOA驱动单元中：所述上拉控制模块根据第n-i级GOA驱动单元产生的扫描驱动信号和级传信号控制产生栅极控制信号；所述上拉模块和所述级传模块分别由所述栅极控制信号控制，将接收到的对应本级的时钟信号转换为本级扫描驱动信号和级传信号输出；所述自举电容连接在所述上拉控制模块的输出端和所述上拉模块的输出端之间，用于使所述上拉模块稳定输出本级扫描驱动信号；所述下拉模块根据第n+i级GOA驱动单元产生的扫描驱动信号控制将所述栅极控制信号和本级扫描驱动信号拉低至基准低电平信号；所述下拉维持模块耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间，用于将所述栅极控制信号和本级扫描驱动信号维持拉低至基准低电平信号；其中，若第n级GOA驱动单元对应为所述第1至第i级GOA驱动单元的其中之一，则所述上拉模块和所述级传模块连接至所述时钟信号连接线以接收对应的时钟信号CK1～CKi；若第n级GOA驱动单元对应为所述第i+1至第m级GOA驱动单元的其中之一，则所述上拉模块和所述级传模块连接至所述反相器是输出端以接收对应的反...

【专利技术属性】
技术研发人员：陈帅，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44