逐次逼近寄存器型模拟数字转换器及其控制方法技术

本发明专利技术公开一种逐次逼近寄存器型模拟数字转换器，包括：第一电容器阵列，用于接收输入信号以产生第一信号；第一比较器，耦接于所述第一电容器阵列，用于比较所述第一信号与第一参考信号，以产生第一比较结果；第二电容器阵列，用于接收输入信号以产生第二信号；第二比较器，耦接于所述第二电容器阵列，用于比较所述第二信号与第二参考信号，以产生第二比较结果；仲裁器，根据第一比较结果和第二比较结果生成仲裁结果；以及控制电路，用于根据第一比较结果，第二比较结果和仲裁结果产生输出信号。本发明专利技术中由两个比较器分别产生的第一比较结果和第二比较结果，结合仲裁器产生的仲裁结果即可判断对应的比特的值，以正常的产生输出信号。

【技术实现步骤摘要】
逐次逼近寄存器型模拟数字转换器及其控制方法
本专利技术涉及模拟数字转换器
，更具体的说，涉及一种逐次逼近寄存器型模拟数字转换器及其控制方法。
技术介绍
在传统的每周期两比特(2-bit-per-cycle)SARADC(SuccessiveApproximationRegisterAnalog-to-DigitalConverter)，逐次逼近寄存器型模拟数字转换器)中，需要三个电容器阵列和三个比较器来确定每个周期中的两个比特。然而，由于电容器阵列和比较器之间的不匹配(mismatch)/偏移(offset)，因此校准(calibration)是强制性的，以防止SARADC的性能下降。校准的复杂性和难度与电容器阵列和比较器的数量相关，如果使用数量较少的电容器阵列和比较器，则校准更容易。因此，如何提供一种具有数量较少的电容器阵列和比较器的新型SARADC设计是一个重要的课题。
技术实现思路
有鉴于此，本专利技术提供一种逐次逼近寄存器型模拟数字转换器及其控制方法，以使用数量较少的电容器阵列和比较器。根据本专利技术的第一方面，公开一种逐次逼近寄存器型模拟数字转换器，包括：第一电容器阵列，本文档来自技高网...

【技术保护点】
1.一种逐次逼近寄存器型模拟数字转换器，其特征在于，包括：第一电容器阵列，用于接收输入信号以产生第一信号；第一比较器，耦接于所述第一电容器阵列，用于比较所述第一信号与第一参考信号，以产生第一比较结果；第二电容器阵列，用于接收输入信号以产生第二信号；第二比较器，耦接于所述第二电容器阵列，用于比较所述第二信号与第二参考信号，以产生第二比较结果；仲裁器，耦接于所述第一比较器和所述第二比较器，用于接收第一比较结果和第二比较结果，并根据第一比较结果和第二比较结果生成仲裁结果；以及控制电路，耦接于所述第一比较器，所述第二比较器和所述仲裁器，用于根据第一比较结果，第二比较结果和仲裁结果产生输出信号。

【技术特征摘要】
2017.08.14 US 62/544,934;2018.07.24 US 16/043,1801.一种逐次逼近寄存器型模拟数字转换器，其特征在于，包括：第一电容器阵列，用于接收输入信号以产生第一信号；第一比较器，耦接于所述第一电容器阵列，用于比较所述第一信号与第一参考信号，以产生第一比较结果；第二电容器阵列，用于接收输入信号以产生第二信号；第二比较器，耦接于所述第二电容器阵列，用于比较所述第二信号与第二参考信号，以产生第二比较结果；仲裁器，耦接于所述第一比较器和所述第二比较器，用于接收第一比较结果和第二比较结果，并根据第一比较结果和第二比较结果生成仲裁结果；以及控制电路，耦接于所述第一比较器，所述第二比较器和所述仲裁器，用于根据第一比较结果，第二比较结果和仲裁结果产生输出信号。2.如权利要求1所述的逐次逼近寄存器型模拟数字转换器，其特征在于，所述逐次逼近寄存器型模拟数字转换器是每周期两比特的逐次逼近寄存器型模拟数字转换器。3.如权利要求1所述的逐次逼近寄存器型模拟数字转换器，其特征在于，所述仲裁器是基于时间的仲裁器。4.如权利要求3所述的逐次逼近寄存器型模拟数字转换器，其特征在于，所述仲裁器通过参考所述第一比较结果的产生时间和所述第二比较结果的产生时间来产生仲裁结果。5.如权利要求1或4所述的逐次逼近寄存器型模拟数字转换器，其特征在于，当所述第一比较结果的产生时间晚于所述第二比较结果的产生时间，所述仲裁器产生指示所述第一比较结果为正确的仲裁结果，并且如果所述第一比较结果和所述第二比较结果不一致时，则所述控制电路使用所述第一比较结果以产生输出信号；当所述第一比较结果的产生时间早于所述第二比较结果的产生时间，所述仲裁器产生指示第二比较结果为正确的仲裁结果，并且如果所述第一比较结果和所述第二比较结果不一致时，则所述控制电...

【专利技术属性】
技术研发人员：陈欣炜，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71