一种使能电路单元、时序控制系统及方法技术方案

本申请提供了一种时序控制系统及方法，基于来自主控设备的触发信号，通过设置使能电路中的电阻和电容的值，实现对于门阵列单元放电时序的控制，使能电路的结构简单，与成本高昂的专用时序控制芯片相比，具有更低的成本。

【技术实现步骤摘要】
一种使能电路单元、时序控制系统及方法
本申请涉及电控领域，尤其涉及一种使能电路单元、时序控制系统及方法。
技术介绍
通常，现场可编程门阵列(Field-ProgrammableGateArray，FPGA)中包括多个门阵列单元。各个门阵列单元的充电和放电需要遵循预设的时序，以放电为例，时序是指在放电过程中，各个门阵列单元的放电时间的先后顺序。现有技术中，通过专用的时序控制芯片控制充电和放电时序。但专用的时序控制芯片的价格较为昂贵。
技术实现思路
本申请提供了一种使能电路单元、时序控制系统及方法，目的在于解决如何以较低成本实现FPGA放电的时序控制的问题。为了实现上述目的，本申请提供了以下技术方案：一种使能电路，包括：多个使能电路单元；其中，任意一个使能电路单元用于被触发后使能控制电源芯片断开供电；所述使能电路单元中至少包括第一电阻和电容，任意一个所述使能电路单元从被触发至使能控制所述电源芯片断开供电的时长由所述第一电阻的值和所述电容的值确定；所述多个使能电路单元中的所述第一电阻的值和所述电容的值不同，使得所述使能电路控制不同的电源芯片以预设时序断开供电。可选的，所述使能电路单元中还包括：第一晶体管和第二晶体管；所述第一晶体管的控制端与所述第一电阻和所述电容相连，所述第一晶体管的第一端与上拉电源相连，所述第一晶体管的第二端接地；所述第二晶体管的控制端与所述第一晶体管的第一端相连，所述第二晶体管的第一端与对应的电源芯片相连，所述第二晶体管的第二端接地。可选的，在所述使能电路单元接收到触发信号，使得所述第一晶体管关断的情况下，所述第二晶体管导通，使得所述对应的电源芯片停止供电，从接收到所述触发信号至所述第一晶体管关断的时长由所述第一电阻的值和所述电容的值确定。一种时序控制系统，包括：主控设备和前述的使能电路；所述主控设备用于向所述使能电路中的使能电路单元输出触发信号，所述触发信号用于触发所述使能电路单元使能控制电源芯片断开供电；其中，各个所述使能电路单元中的第一电阻的值和电容的值依据第一时序确定，所述第一时序为多个所述电源芯片断开供电的时间顺序。可选的，所述主控设备用于向所述使能电路中的使能电路单元输出触发信号包括：所述使能电路中的使能电路单元与所述主控设备中的供电引脚相连，并从所述供电引脚接收所述触发信号。可选的，还包括：多个电源芯片；在所述多个电源芯片按照第二时序构成的电源芯片序列中，任意一个所述电源芯片的使能端与前一个所述电源芯片的供电状态引脚相连，以获取供电使能信号；其中，所述第二时序为所述多个电源芯片开始供电的时间顺序。可选的，所述电源芯片序列中的第一个所述电源芯片的使能端连接外部触发源，以获得所述供电使能信号。可选的，在所述主控设备不输出所述触发信号的情况下，所述使能电路单元停止使能控制所述电源芯片，所述电源芯片的使能端在获取所述供电使能信号的情况下，开始供电。可选的，所述电源芯片用于为PFGA供电，所述主控设备与所述PFGA通过PICE3.0协议通信。一种时序控制方法，包括：基于来自主控设备的触发信号，使能电路向电源芯片输出断电使能信号序列，所述断电使能信号序列中包括构成预设第一时序的断电使能信号；其中，所述断电使能信号序列用于使能多个电源芯片按照所述预设第一时序断开对FPGA中的门阵列单元的供电；所述使能电路通过不同的电阻和电容的组合，实现输出所述预设第一时序的断电使能信号。可选的，所述多个电源芯片以第二时序构成电源芯片序列；所述方法还包括：所述电源芯片序列中的任意一个电源芯片向后一个电源芯片发送供电使能信号，所述供电使能信号用于控制所述电源芯片向所述FPGA中的门阵列单元供电。本申请所述的、时序控制系统及方法，基于来自主控设备的触发信号，通过设置使能电路单元中的第一电阻和电容的值，实现对于门阵列单元放电时序的控制，使能电路单元的结构简单，与成本高昂的专用时序控制芯片相比，具有更低的成本。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为FPGA充电和放电的场景示意图；图2为本申请实施例公开的使能电路单元的结构示意图；图3为本申请实施例公开的使能电路与电源芯片、主控设备以及PFGA的连接关系的示意图；图4为本申请实施例公开的使能电路与电源芯片、主控设备以及PFGA的又一种连接关系的示意图；图5为本申请实施例公开的时序控制方法的流程图。具体实施方式图1为FPGA充电和放电的场景示意图：其中，电源芯片与PFGA中的门阵列单元相连，可以为连接的门阵列单元供电。主控设备用于与PFGA通信，以与PFGA协同完成相应的功能。具体的，一个电源芯片可以为一个或多个门阵列单元供电(图1以一对一为例)。主控设备与PFGA之间使用PCIE3.0协议(一种高速串行计算机扩展总线标准协议)通信。充电是指电源芯片为相应的门阵列单元供电时，PFGA中的门阵列单元充电的状态。放电是指电源芯片停止为相应的门阵列单元供电时，PFGA中的门阵列单元放电的状态。本申请实施例公开的使能电路以及时序控制系统的作用为：使能控制电源芯片以预定的时序为相应的门阵列单元供电或停止为相应的门阵列单元供电。下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请实施例公开的使能电路，包括使能电路单元，图2所示为本申请实施例公开的使能电路单元的一种具体结构，包括：第一电阻1、电容2、第一晶体管3和第二晶体管4。其中，第一电阻1的一端与电容2的一端相连，电容2的另一端接地，第一电阻1的另一端用于连接外部触发信号源。第一电阻1和电容2构成RC振荡电路。因为RC振荡电路包括电容2，所以，RC振荡电路具有充电和放电的功能，RC振荡电路的充电或放电速度，由第一电阻1的值和电容2的值决定。因此，第一电阻1的值和电容2的值的不同组合，能够实现不同的充电或放电速度。第一晶体管3的控制端与第一电阻1和电容2相连。第一晶体管3中除控制端之外的两端中，第一端接上拉电源(图2中使用V表示)，第二端接地。第二晶体管4的控制端与第一晶体管3的第一端相连，第二晶体管4中除控制端之外的两端中，第一端用于输出使能信号，第二端接地。可选的，第一晶体管3的第一端可通过第二电阻5与上拉电源相连，第二晶体管4的第一端可连接第三电阻6。第二电阻5和第三电阻6的功能为限流。具体的，图2中所述的晶体管可以为场效应(MOS)管或者三极管。如果晶体管为MOS管，则控制端为栅极，第一端为漏极，第二端为源极。如果晶体管为三极管，则控制端为基极，第一端为集电极，第二端为发射极。图3所示为多个使能电路单元构成的使能电路与电源芯片、主控设备以及PFGA的连接关系的一个示例。其中，每一个电源芯片设置一个使能电路单元，任意一个使能电路单元中的第一电阻1与主控设备的供电引脚(即外部触本文档来自技高网...

【技术保护点】
1.一种使能电路，其特征在于，包括：多个使能电路单元；其中，任意一个使能电路单元用于被触发后使能控制电源芯片断开供电；所述使能电路单元中至少包括第一电阻和电容，任意一个所述使能电路单元从被触发至使能控制所述电源芯片断开供电的时长由所述第一电阻的值和所述电容的值确定；所述多个使能电路单元中的所述第一电阻的值和所述电容的值不同，使得所述使能电路控制不同的电源芯片以预设时序断开供电。

【技术特征摘要】
1.一种使能电路，其特征在于，包括：多个使能电路单元；其中，任意一个使能电路单元用于被触发后使能控制电源芯片断开供电；所述使能电路单元中至少包括第一电阻和电容，任意一个所述使能电路单元从被触发至使能控制所述电源芯片断开供电的时长由所述第一电阻的值和所述电容的值确定；所述多个使能电路单元中的所述第一电阻的值和所述电容的值不同，使得所述使能电路控制不同的电源芯片以预设时序断开供电。2.根据权利要求1所述的使能电路，其特征在于，所述使能电路单元中还包括：第一晶体管和第二晶体管；所述第一晶体管的控制端与所述第一电阻和所述电容相连，所述第一晶体管的第一端与上拉电源相连，所述第一晶体管的第二端接地；所述第二晶体管的控制端与所述第一晶体管的第一端相连，所述第二晶体管的第一端与对应的电源芯片相连，所述第二晶体管的第二端接地。3.根据权利要求2所述的使能电路，其特征在于，在所述使能电路单元接收到触发信号，使得所述第一晶体管关断的情况下，所述第二晶体管导通，使得所述对应的电源芯片停止供电，从接收到所述触发信号至所述第一晶体管关断的时长由所述第一电阻的值和所述电容的值确定。4.一种时序控制系统，其特征在于，包括：主控设备和权利要求1-3任一项所述的使能电路；所述主控设备用于向所述使能电路中的使能电路单元输出触发信号，所述触发信号用于触发所述使能电路单元使能控制电源芯片断开供电；其中，各个所述使能电路单元中的第一电阻的值和电容的值依据第一时序确定，所述第一时序为多个所述电源芯片断开供电的时间顺序。5.根据权利要求4所述的系统，其特征在于，所述主控设备用于向所述使能电路中的使能电路单元输出触发信号包...

【专利技术属性】
技术研发人员：李胜才，蒋亮亮，张才斗，武锡铜，李冬冬，
申请(专利权)人：科大讯飞股份有限公司，
类型：发明
国别省市：安徽,34