一种M-Bus主站多通道智能抄表远传装置和方法制造方法及图纸

本发明专利技术提供了一种M‑Bus主站多通道智能抄表远传装置和远传方法，所述装置中：抄表平台/本地抄表操控模块的抄表请求信号输出端连接CPU的抄表请求信号输入端；CPU控制连接各智能通道的开关控制信号输入端；CPU的抄表控制信号输出端连接13/36V抄表信号调制模块的抄表控制信号输入端；13/36V抄表信号调制模块的Mbus‑调制信号输出端连接智能通道的Mbus‑调制信号输入端；智能通道的接表端同时连接多个表；各智能通道的Mbus+调制信号输出端共同连接双运放差分数据采集解调模数转换模块的Mbus+调制信号输入端；双运放差分数据采集解调模数转换模块输出信号给CPU的数据输入端。

【技术实现步骤摘要】
一种M-Bus主站多通道智能抄表远传装置和方法
本专利技术属于智能抄表
，具体涉及一种M-Bus主站多通道智能抄表远传装置和方法。
技术介绍
当前水、电、气、热表智能终端不断发展，许多数据传输方式不断出现：传统的TTL抄表技术需要电源线并且无法实现远距离传输，易受到现场环境的干扰，使数据在通信传输时出现错位的情况，施工成本大，不易维护，故障率偏高；RS485通讯方式的抄表技术同样需要电源线，使用4根线来通信，致使使用成本和故障率大大提高，而且带载能力弱，导致使用成本大大增加；M-Bus技术两线制，既满足远距离传输，还可以满足远程供电，使用成本和故障率大大降低，但是目前的M-Bus数据采集技术采用单端电流调制技术，对现场复杂环境的抗干扰能力明显不足，抄表不稳定，也限制了该技术在抄表领域的发展。
技术实现思路
本专利技术的目的是克服现有技术的不足，提供一种M-Bus主站多通道智能抄表远传装置，既满足远距离传输、远程供电，现场数据采集更加稳定可靠。一种M-Bus主站多通道智能抄表远传装置，其中包括：抄表平台/本地抄表操控模块、CPU、13/36V抄表信号调制模块、双运放差分数据采集解调模数转换模块、多个智能通道模块，每个智能通道的接表端均相应连接有多个表；抄表平台/本地抄表操控模块的抄表请求信号输出端连接CPU的抄表请求信号输入端；CPU的各智能通道开关控制端一一对应连接相应智能通道的开关控制信号输入端；CPU的抄表控制信号输出端连接13/36V抄表信号调制模块的抄表控制信号输入端，CPU的待抄表地址信号输出端连接13/36V抄表信号调制模块的待抄表地址信号输入端；13/36V抄表信号调制模块的Mbus-调制信号输出端同时连接各智能通道的Mbus-调制信号输入端；每个智能通道的总线输出端同时连接相应多个表的总线输入端，每个表的总线输出端共同连接对应智能通道的总线输入端；各智能通道的Mbus+调制信号输出端共同连接双运放差分数据采集解调模数转换模块的Mbus+调制信号输入端；双运放差分数据采集解调模数转换模块的采集数据差分放大信号输出端连接CPU的采集数据信号输入端；CPU的采集数据信号输出端连接抄表平台/本地抄表操控模块的采集数据信号输入端。所述的M-Bus主站多通道智能抄表远传装置，其中：所述的13/36V抄表信号调制模块包括36V电源芯片，用于提供36V稳压电源；13/36V抄表信号调制模块还包括MBUS-调制信号输出电路：第七电阻的第一端连接CPU的待抄表地址信号输出端，第七电阻的第二端连接第二NPN三级管的基极，第七电阻的第二端与第二NPN三级管的基极的中间接点还通过第九电阻接地；第二NPN三级管的发射极接地，第二NPN三级管的集电极连接第四电阻的第一端，第四电阻的第二端连接第一MOS管的栅极，第一MOS管的漏极连接36V电源，该36V电源由电源芯片U4提供，第一二极管与第五电阻构成第一并联电路，第一并联电路连接在36V电源与第四电阻的第二端之间，第一二极管的正极连接第四电阻的第二端，第一并联电路还连接在第一MOS管的漏极与其栅极之间，第一二极管的正极连接第一MOS管的栅极，第一MOS管的源极连接第四二极管的正极，第四二极管的负极连接第二MOS管的漏极，第二MOS管的漏极与其栅极之间还连接有第二并联电路，第二并联电路由第五二极管与第十三电阻并联构成，第五二极管的正极连接第二MOS管的栅极；第四二极管的正极还通过第三二极管、第二二极管连接13V电源；第二MOS管的源极用于输出Mbus-调制信号给智能通道的Mbus-调制信号输入端；第二MOS管的栅极通过第十九电阻连接第九三级管的集电极，第九三级管的发射极接地，第九三级管的基极通过第二十七电阻连接第八三极管的集电极，第八三极管的集电极还通过第十五电阻连接CVCC1电源，第八三极管的发射极接地，第八三极管的基极连接第七三级管的集电极，第七三级管的集电极还通过第十六电阻连接3.3V电源，第七三级管的发射极接地，第七三级管的基极通过第二十四电阻连接CPU的抄表控制信号输出接脚。所述的M-Bus主站多通道智能抄表远传装置，其中：智能通道模块中：第六十九电阻的第一端用于连接CPU的相应智能通道开关控制接脚，第六十九电阻的第二端连接第三光电耦合器的输入侧阴极，第三光电耦合器的输入侧阳极通过第六十一电阻连接3.3V电源，第三光电耦合器的输出侧集电极通过第六十三电阻连接CVCC1电源，第三光电耦合器的输出侧发射极通过第七十九电阻连接第十六三级管的基极，第十六三级管的集电极连接第三信号继电器的控制端第10接脚，第十六三级管的发射极接地；第三信号继电器的第1接脚连接C13V电源，第三信号继电器的第3接脚用于连接所述的13/36V抄表信号调制模块中第二MOS管的源极，用于接收所述的13/36V抄表信号调制模块输送来的Mbus-调制信号；第三信号继电器的第4接脚通过第十一电感磁珠连接下发总线M2-的第一端，下发总线M2-的第二端同时连接该组所有待抄表的下发地址信号输入端；该组所有待抄表的上传信号输出端通过上传总线M2+连接第十电感磁珠的第二端，第十电感磁珠的第一端连接第三信号继电器K3的第7接脚，第三信号继电器K3的第8接脚用于输出包含当前待抄表数据信号和当前待抄表地址信号的Mbus+调制信号，第三信号继电器K3的第8接脚用于连接所述双运放差分数据采集解调模数转换模块的Mbus+调制信号输入端。所述的M-Bus主站多通道智能抄表远传装置，其中：所述双运放差分数据采集解调模数转换模块中，其Mbus+调制信号输入接脚同时连接两路信号传输电路：第一路连接第二十三电容的第一端，第二路连接第四十七电阻的第一端；第一路：第二十三电容的第二端串接第四十三电阻后接地，第二十三电容与第四十三电阻构成第一带通滤波器；第二十三电容的第二端连接第二十一电容的第一端，第二十一电容的第二端串接第四十二电阻后接地，第二十一电容与第四十二电阻构成第二带通滤波器；第二十一电容的第二端串接第四十一电阻后接入第一运算放大器的输入端负极；第一运算放大器的输入端负极与输出端之间连接第三十九反馈电阻；第二路：第四十七电阻的第二端连接第五十一电阻后接地，第四十七电阻的第二端还连接第二十四电容的第一端；第二十四电容的第二端串接第五十六电阻后接地，第二十四电容与第五十六电阻构成第三带通滤波器；第二十四电容的第二端还连接第二十五电容的第一端，第二十五电容的第二端串接第五十四电阻后接地，第二十五电容与第五十四电阻构成第四带通滤波器；第二十五电容的第二端串接第五十电阻后接入第一运算放大器的输入端正极，第一运算放大器的输入端正极还串接第五十五电阻后接地；第一运算放大器的输出端串接第三十七电阻后接入第二运算放大器的输入端负极，第二运算放大器的输入端负极与输出端之间连接第三十八反馈电阻，第二运算放大器的输入端正极接地，第二运算放大器的输出端用于连接CPU的采集数据信号输入端。所述的M-Bus主站多通道智能抄表远传装置，其中：所述的CPU采用Atemel处理器。一种M-Bus主站多通道智能抄表远传抄表方法，其中包括如下步骤：1)、CPU判断其抄表请求信号输入端是否有抄表平台/本地抄表操控模块的抄表请求信号输出端输送来的抄表请求信号；本文档来自技高网...

【技术保护点】
1.一种M‑Bus主站多通道智能抄表远传装置，其特征在于包括：抄表平台/本地抄表操控模块、CPU、13/36V抄表信号调制模块、双运放差分数据采集解调模数转换模块、多个智能通道模块，每个智能通道的接表端均相应连接有多个表；抄表平台/本地抄表操控模块的抄表请求信号输出端连接CPU的抄表请求信号输入端；CPU的各智能通道开关控制端一一对应连接相应智能通道的开关控制信号输入端；CPU的抄表控制信号输出端连接13/36V抄表信号调制模块的抄表控制信号输入端，CPU的待抄表地址信号输出端连接13/36V抄表信号调制模块的待抄表地址信号输入端；13/36V抄表信号调制模块的Mbus‑调制信号输出端同时连接各智能通道的Mbus‑调制信号输入端；每个智能通道的总线输出端同时连接相应多个表的总线输入端，每个表的总线输出端共同连接对应智能通道的总线输入端；各智能通道的Mbus+调制信号输出端共同连接双运放差分数据采集解调模数转换模块的Mbus+调制信号输入端；双运放差分数据采集解调模数转换模块的采集数据差分放大信号输出端连接CPU的采集数据信号输入端；CPU的采集数据信号输出端连接抄表平台/本地抄表操控模块的采集数据信号输入端。...

【技术特征摘要】
1.一种M-Bus主站多通道智能抄表远传装置，其特征在于包括：抄表平台/本地抄表操控模块、CPU、13/36V抄表信号调制模块、双运放差分数据采集解调模数转换模块、多个智能通道模块，每个智能通道的接表端均相应连接有多个表；抄表平台/本地抄表操控模块的抄表请求信号输出端连接CPU的抄表请求信号输入端；CPU的各智能通道开关控制端一一对应连接相应智能通道的开关控制信号输入端；CPU的抄表控制信号输出端连接13/36V抄表信号调制模块的抄表控制信号输入端，CPU的待抄表地址信号输出端连接13/36V抄表信号调制模块的待抄表地址信号输入端；13/36V抄表信号调制模块的Mbus-调制信号输出端同时连接各智能通道的Mbus-调制信号输入端；每个智能通道的总线输出端同时连接相应多个表的总线输入端，每个表的总线输出端共同连接对应智能通道的总线输入端；各智能通道的Mbus+调制信号输出端共同连接双运放差分数据采集解调模数转换模块的Mbus+调制信号输入端；双运放差分数据采集解调模数转换模块的采集数据差分放大信号输出端连接CPU的采集数据信号输入端；CPU的采集数据信号输出端连接抄表平台/本地抄表操控模块的采集数据信号输入端。2.如权利要求1所述的M-Bus主站多通道智能抄表远传装置，其特征在于：所述的13/36V抄表信号调制模块包括36V电源芯片，用于提供36V稳压电源；13/36V抄表信号调制模块还包括MBUS-调制信号输出电路：第七电阻的第一端连接CPU的待抄表地址信号输出端，第七电阻的第二端连接第二NPN三级管的基极，第七电阻的第二端与第二NPN三级管的基极的中间接点还通过第九电阻接地；第二NPN三级管的发射极接地，第二NPN三级管的集电极连接第四电阻的第一端，第四电阻的第二端连接第一MOS管的栅极，第一MOS管的漏极连接36V电源，该36V电源由电源芯片U4提供，第一二极管与第五电阻构成第一并联电路，第一并联电路连接在36V电源与第四电阻的第二端之间，第一二极管的正极连接第四电阻的第二端，第一并联电路还连接在第一MOS管的漏极与其栅极之间，第一二极管的正极连接第一MOS管的栅极，第一MOS管的源极连接第四二极管的正极，第四二极管的负极连接第二MOS管的漏极，第二MOS管的漏极与其栅极之间还连接有第二并联电路，第二并联电路由第五二极管与第十三电阻并联构成，第五二极管的正极连接第二MOS管的栅极；第四二极管的正极还通过第三二极管、第二二极管连接13V电源；第二MOS管的源极用于输出Mbus-调制信号给智能通道的Mbus-调制信号输入端；第二MOS管的栅极通过第十九电阻连接第九三级管的集电极，第九三级管的发射极接地，第九三级管的基极通过第二十七电阻连接第八三极管的集电极，第八三极管的集电极还通过第十五电阻连接CVCC1电源，第八三极管的发射极接地，第八三极管的基极连接第七三级管的集电极，第七三级管的集电极还通过第十六电阻连接3.3V电源，第七三级管的发射极接地，第七三级管的基极通过第二十四电阻连接CPU的抄表控制信号输出接脚。3.如权利要求1所述的M-Bus主站多通道智能抄表远传装置，其特征在于：智能通道模块中：第六十九电阻的第一端用于连接CPU的相应智能通道开关控制接脚，第六十九电阻的第二端连接第三光电耦合器的输入侧阴极，第三光电耦合器的输入侧阳极通过第六十一电阻连接3.3V电源，第三光电耦合器的输出侧集电极通过第六十三电阻连接CVCC1电源，第三光电耦合器的输出侧发射极通过第七十九电阻连接第十六三级管的基极，第十六三级管的集电极连接第三信号继电器的控制端第10接脚，第十六三级管的发射极接地；第三信号继电器的第1接脚连接C13V电源，第三信号继电器的第3接脚用于连接所述的13/36V抄表信号调制模块中第二MOS管的源极，用于接收所述的13/36V抄表信号调制模块输送来的Mbus-调制信号；第三信号继电器的第4接脚通过第十一电感磁珠连接下发总线M2-的第一端，下发总线M2-的第二端同时连接该组所有待抄表的下发地址信号输入端；该组所有待抄表的上传信号输出端通过上传总线M2+连接第十电感磁珠的第二端，第十电感磁珠的第一端连接第三信号继电器K3的第7接脚，第三信号继电器K3的第8接脚用于输出包含当前待抄表数据信号和当前待抄表地址信号的Mbus+调制信号，第三信号继电器K3的第8接脚用于连接所述双运放差分数据采集解调模数转换模块的Mbus+调制信号输入端。4.如权利要求1...

【专利技术属性】
技术研发人员：王湘明，贺厅，王军，
申请(专利权)人：湖南常德牌水表制造有限公司，
类型：发明
国别省市：湖南,43