一种可结合的感光芯片、摄像头模组及电子设备制造技术

本申请实施例公开了一种可结合的感光芯片、摄像头模组及电子设备。该感光芯片包括位于衬底上的至少两个像素阵列、与像素阵列对应电连接的至少两个相互独立的集成电路以及结合框架；相邻两个像素阵列之间具有无功能区，无功能区包括切割路线，切割路线将感光芯片分为至少两个感光子芯片；至少两个相互独立的集成电路，用于分别读取对应的像素阵列输出的影像信号，并进行处理；结合框架，用于采用与切割路线匹配的感光子芯片替换不良感光子芯片后，拼接感光子芯片与剩余感光子芯片。通过上述技术方案，提高多摄系统中摄像头模组的生产、标定的精度，在一个感光子芯片损坏或功能不良时，可以替换掉该损坏或功能不良的感光子芯片。

A Combinable Photosensitive Chip, Camera Module and Electronic Equipment

The embodiment of the application discloses a photosensitive chip, a camera module and an electronic device that can be combined. The photosensitive chip consists of at least two pixel arrays on the substrate, at least two independent integrated circuits electrically connected to the pixel arrays and a combination framework. There is a functional area between adjacent two pixel arrays, and the functional area includes a cutting line, which divides the photosensitive chip into at least two photosensitive chips, and at least two independent integrated circuits. It is used to read and process the image signals from the corresponding pixel arrays separately. Combined with the frame, it is used to replace the bad photonic chip with the photonic chip matched with the cutting line, and then to splice the photonic chip and the residual photonic chip. Through the above technical scheme, the production and calibration accuracy of camera module in multi-camera system can be improved. When a photonic chip is damaged or dysfunctional, the damaged or dysfunctional photonic chip can be replaced.

【技术实现步骤摘要】
一种可结合的感光芯片、摄像头模组及电子设备
本申请实施例涉及半导体器件技术，尤其涉及一种可结合的感光芯片、摄像头模组及电子设备。
技术介绍
具有多个摄像头模组的电子设备能够分别控制不同的摄像头执行不同功能，从而使得通过摄像头捕捉的画面具有更多内容且更加清晰，成像更加精致、色彩更加鲜艳。然而，相关技术中具有多个摄像头模组的多摄系统通常是将多个摄像头模组通过支架组装得到的。如图1所示，通过支架130将第一摄像头模组10和第二摄像头模组20装配成多摄系统。每个摄像头模组包括感光芯片(140，150)及镜头组件(110，120)，其中，镜头组件(110，120)包括镜头、镜座和马达。感光芯片(140，150)焊接于线路板160上，且感光芯片(140，150)上的成像区(141，151)位于镜头(110，120)的垂直投影区域。由于采用模组级别的组装方式，可能无法满足模组间位置的生产、标定精度要求。如双目测距、图像融合等场景，微小的距离或角度的偏差都会对最终结果造成较大的偏差。
技术实现思路
本申请实施例提供一种可结合的感光芯片、摄像头模组及电子设备，可以优化相关技术中的多摄系统的设计方案。第一方面，本申请实施例提供了一种可结合的感光芯片，包括位于衬底上的至少两个像素阵列、与像素阵列对应电连接的至少两个相互独立的集成电路以及结合框架；相邻两个像素阵列之间具有无功能区，所述无功能区包括切割路线，所述切割路线将所述感光芯片分为至少两个感光子芯片，其中，所述切割路线用于指示对所述感光芯片进行切割的轨迹；所述至少两个相互独立的集成电路，用于分别读取对应的像素阵列输出的影像信号，并进行处理；所述结合框架，用于采用与所述切割路线匹配的感光子芯片替换不良感光子芯片后，拼接所述感光子芯片与剩余感光子芯片。第二方面，本申请实施例还提供了一种摄像头模组，该摄像头模组包括如上述第一方面所述的可结合的感光芯片。第三方面，本申请实施例还提供了一种电子设备，该电子设备具有如上述第二方面所述的摄像头模组。本申请实施例提供一种可结合的感光芯片方案，包括位于衬底上的至少两个像素阵列、与像素阵列对应电连接的至少两个相互独立的集成电路以及结合框架；相邻两个像素阵列之间具有无功能区，所述无功能区包括切割路线，该切割路线将感光芯片分为至少两个感光子芯片，其中，该切割路线用于指示对感光芯片进行切割的轨迹；结合框架，用于采用与该切割路线匹配的感光子芯片替换不良感光子芯片后，拼接所述感光子芯片与剩余感光子芯片，实现由合格的感光子芯片替换不良的感光子芯片，以避免因单个感光子芯片损坏或功能不良而导致双摄或多摄对应的整个感光芯片无法使用的问题。通过采用本申请实施例的技术方案，可以在制备多摄系统的感光芯片的过程中，在同一晶圆上设计和生产不分离式的感光芯片，提高多摄系统中各个摄像头模组的生产、标定的精度，从而，提高影像效果。还能在多摄系统中的一个感光子芯片损坏或功能不良时，可以替换掉该损坏或功能不良的感光子芯片而不影响多摄系统的正常使用，提高了感光芯片及摄像头模组的良率。附图说明图1为传统的双摄系统的结构示意图；图2为本申请实施例提供的一种可结合感光芯片的结构示意图；图3为本申请提供的一种可结合的感光芯片的结合框架的结构示意图；图4为本申请提供的另一种可结合的感光芯片的结合框架的结构示意图；图5为本申请实施例提供的另一种可结合感光芯片的结构框图；图6为本申请实施例提供的一种摄像头模组的结构示意图；图7为本申请实施例提供的一种智能手机的结构框图。具体实施方式下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。需要说明的是，由于半导体技术和工艺水平的不断提高，图像传感器(ImageSensor)，又称为感光芯片或感光元件，作为视觉信息获取的一种基础器件，因其能实现信息的获取、转换和视觉功能的扩展，给出直观、多层次、内容丰富的可视图像信息，而具有越来越广泛的应用。相关技术中应用最为广泛的固体图像传感器主要包括电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。本申请实施例的感光芯片可以是上述两种类型的图像传感器。图2为本申请实施例提供的一种可结合感光芯片的结构示意图。该感光芯片可以借助结合框架采用良品的感光子芯片替换损坏或功能不良的感光子芯片。需要说明的是，可以采用半导体器件制备工艺在同一晶圆上形成多个感光芯片，并进行切割。其中，感光芯片包括至少两个像素阵列及对应的集成电路。在半导体制程中，在同一晶圆上形成至少两个像素阵列及对应的集成电路，可以避免相关技术中的模组级装配难度大、难调试的问题。相关技术中，多摄系统的摄像头模组为多个感光芯片对应多个镜头，每个摄像头具有各自独立的功能、相互之间没有功能共用部分，由于芯片是分别位于各自的线路板上，每个芯片的放置角度、倾斜度均有差异，会增加后续装备及调试的难度。像素阵列包括多个像素单元，包括光电二极管和读出电路。以CMOS图像传感器为例说明像素结构。根据像素结构不同，可以分为无源像素传感器(PassivePixelSensor，简称PPS)、有源像素传感器(ActivePixelSensor，简称APS)以及数字像素传感器(DigitalPixelSensor，简称DPS)。示例性的，以APS为例说明有源像素单元的感光过程。像素单元包括光电二极管、复位晶体管T1、源跟随器T2和行选通晶体管T3。在积分周期开始前，控制T1管导通，将光电二极管复位至复位电平上，然后，开始光生电子的积分过程；一段时间后，控制T1管截止，光照射到光电二极管上产生电子，并通过源跟随器T2放大输出；完成光电积分过程后，行选通管T3导通，信号被送往列总线上，经由列读取电路输出。集成电路包括接口电路、时序控制电路、地址译码器(行地址译码器或列地址译码器)、移位寄存器(行移位寄存器或列移位寄存器)、模拟信号放大电路和模数转换电路。接口电路，用于将外部控制数据加载到芯片内存寄存器组。时序控制电路，用于根据内部寄存器设置的数据产生像素单元的积分读取、复位等内部时序信号，并以脉冲信号的形式输出至对应的电路。行地址译码器和行移位寄存器，主要用于产生像素阵列行选择所需的地址控制信号。首先将接收到的行起始地址信号通过相应的地址译码器进行译码，然后将所得数据输入移位寄存器，在时钟信号控制下实现地址的移位，产生新地址。列地址译码器和列移位寄存器，主要用于产生像素阵列列选择所需的地址控制信号。首先将接收到的列起始地址信号通过相应的地址译码器进行译码，然后将所得数据输入移位寄存器，在时钟信号控制下实现地址的移位，产生新地址。模拟信号放大电路，用于对由列总线读出的像素信号进行放大处理，并将放大后的像素信号输出至模数转换器。模数转换器，用于将像素信号转换成对应的数字信号，实现像素信号的数字化输出。影像处理器集成于线路板上，且与感光芯片电连接，用于对模数转换器输出的数字信号进行预设处理得到影像数据。其中，预设处理可以包括AEC(自动曝光控制)、AGC(自动增益控制)、AWB(自动白平衡)、色彩校正、Len本文档来自技高网...

【技术保护点】
1.一种可结合的感光芯片，其特征在于，包括位于衬底上的至少两个像素阵列、与像素阵列对应电连接的至少两个相互独立的集成电路以及结合框架；相邻两个像素阵列之间具有无功能区，所述无功能区包括切割路线，所述切割路线将所述感光芯片分为至少两个感光子芯片，其中，所述切割路线用于指示对所述感光芯片进行切割的轨迹；所述至少两个相互独立的集成电路，用于分别读取对应的像素阵列输出的影像信号，并进行处理；所述结合框架，用于采用与所述切割路线匹配的感光子芯片替换不良感光子芯片后，拼接所述感光子芯片与剩余感光子芯片。

【技术特征摘要】
1.一种可结合的感光芯片，其特征在于，包括位于衬底上的至少两个像素阵列、与像素阵列对应电连接的至少两个相互独立的集成电路以及结合框架；相邻两个像素阵列之间具有无功能区，所述无功能区包括切割路线，所述切割路线将所述感光芯片分为至少两个感光子芯片，其中，所述切割路线用于指示对所述感光芯片进行切割的轨迹；所述至少两个相互独立的集成电路，用于分别读取对应的像素阵列输出的影像信号，并进行处理；所述结合框架，用于采用与所述切割路线匹配的感光子芯片替换不良感光子芯片后，拼接所述感光子芯片与剩余感光子芯片。2.根据权利要求1所述的可结合的感光芯片，其特征在于，所述切割路线均分所述无功能区。3.根据权利要求1所述的可结合的感光芯片，其特征在于，所述切割路线与所述无功能区的边界线重合。4.根据权利要求1所述的可结合的感光芯片，其特征在于，所述结合框架包括至少两个感光芯片放置部，所述感光芯片放置部由所述结合框架的表面向内部凹陷，相邻两个感光芯片放置部之间形成隔离部，...

【专利技术属性】
技术研发人员：武隽，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：新型
国别省市：广东,44