减轻逻辑单元及其放置的扩散长度效应制造技术

系统和方法涉及用于改进晶体管的扩散长度的单元放置方法。举例来说，在晶体管等级布局中识别具有由第一扩散切口限界的第一扩散节点的第一晶体管。用第一浮动栅极来代替所述第一扩散切口，且添加具有第一填充剂扩散区的第一填充剂单元来延伸所述第一扩散节点的扩散长度。增加所述扩散长度引起改进所述第一晶体管的驱动强度和性能。

【技术实现步骤摘要】
【国外来华专利技术】减轻逻辑单元及其放置的扩散长度效应
所公开的方面涉及用于半导体装置的设计和制造中的逻辑单元库。更具体地，示范性方面涉及减轻逻辑单元及其放置中的扩散长度(LOD)效应。
技术介绍
在(例如金属氧化物半导体(MOS)晶体管的)晶体管级布局中，扩散长度(LOD)是指晶体管的源极与漏极端子之间的扩散区延伸远离栅极端子的量。LOD效应是指基于LOD在MOS晶体管上引起的应力。一般来说，较小的LOD导致较大的应力，或换句话说，具有较坏的LOD效应，而增加或改进LOD可引起性能改进。难以使用标准逻辑单元和放置技术来完全减轻晶体管级布局中的晶体管上的LOD效应。减轻LOD效应的一些技术聚焦于延伸扩散区，在可能的情况下，左和右扩散边缘经配置以共享共用电气结(例如电力和接地连接)。然而，以此方式延伸扩散区可妨碍尝试以导致逻辑单元抵接或邻接的方式放置相等或相当物理占据面积(也依据扩散层的单元栅距或宽度来测量)的逻辑单元的单元放置方法。此类抵接可实现邻接单元之间的扩散边缘的共享，且潜在地增加邻接单元的有效LOD。然而，以此方式来改进扩散边缘共享的逻辑单元放置在一些情况下可能是不可行的。举例来说，考虑鳍式场效晶体管(Finfet)技术，其中共用栅极端子可在多个鳍片(或多个FET单元的源极/漏极端子)之间共享，鳍式场效晶体管逻辑库可包含具有不同鳍片计数的逻辑单元。如果一些鳍片的扩散区可如上所述延伸，那么逻辑库可包含具有不均匀长度的扩散区的逻辑单元，这意味着邻接单元一些鳍片可能无法与相邻小区共享其扩散区。另外，扩散(在横向方向上向扩散长度的)橫向宽度与逻辑单元布局中的每一逻辑单元的鳍片的数目成比例地变化。虽然常规布局技术可允许具有相同数目的鳍片或相同宽度的逻辑单元抵接，此类技术可能不准许以可能已允许共享扩散区的方式来放置具有不同鳍片计数的两个单元。因此，需要改进的逻辑单元及其放置方法，其避免常规技术的前述问题，同时减轻LOD效应。
技术实现思路
本专利技术的示范性方面是针对用于逻辑单元放置的系统和方法，其改进晶体管的扩散长度。举例来说，一种示范性方法是针对逻辑单元放置，其中所述方法包含：识别具有由第一扩散切口限界的第一扩散节点的第一晶体管；用第一浮动栅极来代替所述第一扩散切口；以及添加具有第一填充扩散区的第一填充单元，以延伸第一扩散节点的扩散长度。在一些方面中，增加扩散长度引起改进第一晶体管的驱动强度和性能。在一些方面，第一扩散节点在第一晶体管的左侧或右侧，且其中延伸第一扩散节点的扩散长度满足第一晶体管的分别左侧(例如sa)或右侧(例如sb)的对应最大长度规范。第一扩散节点和第一填充扩散区连接到相同电位(例如VDD或GND)，且第一晶体管和第一填充单元可具有相同的装置沟道长度或相同的阈值电压或植入。在一些方面，公开一种设备，其中所述设备包括用于执行示范性功能和单元放置方法的装置。举例来说，所述设备包括：用于识别具有由第一扩散切口限界的第一扩散节点的第一晶体管的装置；用于用第一浮动栅极来代替所述第一扩散切口的装置；以及用于添加具有第一填充扩散区的第一填充单元来延伸所述第一扩散节点的扩散长度的装置。一些方面是针对一种包括集成电路布局的设备，其中所述集成电路布局包括：第一晶体管，其具有由第一浮动栅极限界的第一扩散节点；以及第一填充单元，其包括填充扩散区，所述填充扩散区经配置以抵靠所述第一浮动栅极，并延伸所述第一扩散节点的扩散长度。在一些方面，公开包括代码的非暂时性计算机可读存储媒体，其中所述代码在由处理器执行时，致使所述处理器执行单元放置方法，所述非暂时性计算机可读存储媒体包括：用于识别具有由第一扩散切口限界的第一扩散节点的第一晶体管的代码；用于用第一浮动栅极来代替所述第一扩散切口的代码；以及用于添加具有第一填充扩散区的第一填充单元来延伸所述第一扩散节点的扩散长度的代码。附图说明呈现附图来辅助描述本专利技术的方面，且仅仅是为了说明所述方面而非限制所述方面而提供附图。图1A-B说明常规的晶体管级布局。图2A-B说明与本公开的示范性单元放置方法有关的晶体管级布局。图3A-B说明与本公开的示范性单元放置方法有关的晶体管级布局。图4说明根据本公开的单元放置方法的流程图。图5描绘可在其中有利地使用本公开的方面的示范性计算装置。具体实施方式在以下涉及本专利技术的特定方面的描述和相关图式中公开本专利技术的方面。可在不脱离本专利技术的范围的情况下设计替代方面。另外，将不会详细描述或将省略本专利技术的众所周知的元件以免混淆本专利技术的相关细节。词语“示范性”在本文中用于表示“充当实例、例子或说明”。本文中描述为“示范性”的任何方面不必解释为比其它方面优选或有利。同样地，术语“本专利技术的方面”并不要求本专利技术的所有方面都包含所论述的特征、优点或操作模式。本文中所使用的术语仅是出于描述特定方面的目的，且无意限制本专利技术的方面。如本文所使用，单数形式“一”和“所述”既定还包括复数形式，除非上下文另外清楚地指示。将进一步理解，术语“包括”和/或“包含”当在本文中使用时指定所叙述的特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。另外，在待由(例如)计算装置的元件执行的动作序列方面描述许多方面。将认识到，本文中描述的各种动作可由具体电路(例如，专用集成电路(ASIC))，由正由一或多个处理器执行的程序指令或由所述两个的组合来执行。另外，本文中所描述的这些动作序列可被视为全部在任何形式的计算机可读存储媒体内体现，在所述计算机可读存储媒体中存储有对应的计算机指令集，所述计算机指令在执行时将致使相关联的处理器执行本文中所描述的功能性。因此，本专利技术的各种方面可以数个不同形式来体现，预期所有形式属于所主张的标的物的范围内。另外，对于本文所描述的方面中的每一者，任何此类方面的对应形式可在本文中描述为(例如)“经配置以”执行所描述动作的“逻辑”。本公开的示范性方面是针对用于增加LOD的逻辑单元布局和放置方法。在一些方面，通过例如使门浮动来延伸基础扩散区域的技术来替换终止扩散区的常规扩散切口。填充单元或填充扩散区还用于延伸相同电位的扩散区域。还公开用于放置和抵接具有不同鳍片计数以及不同沟道长度、植入(或对应地阈值电压特性)等的电路的各种技术。此外，还公开基于例如放置宽度要求、最大左/右扩散距离等方面的特定单元(包含库中的可用单元的镜面翻转)的适当选择。以下部分提供与上述放置方法有关的实例算法和过程流程。首先参考图1A-B，将论述逻辑单元放置的一些常规方面。在图1A中，布局100的俯视示意图示出为具有两个单元，单元102a-b。示出相应单元102a-b的扩散106a-b，连同一般由参考标号104表示的若干多晶硅(多晶体)层。在布局100中，扩散106a-b可分别通过多晶体层104从对应单元106a-b的左和右边缘凹入(凹入距离可为预指定的值，例如从相应单元的边缘开始的接地规则空间的二分之一)。在此布置中，扩散106a-b的长度通过多晶体层104限界在相应的左和右单元边缘上。如果这些边缘上的多晶体层104是左浮动的(即，不连接到接地端子或供应电压，例如VSS/VDD)，那么扩散106a-b的长度在由多晶体层104标记的边界处停止。本文档来自技高网...

【技术保护点】
1.一种逻辑单元放置的方法，所述方法包括：识别具有由第一扩散切口限界的第一扩散节点的第一晶体管；用第一浮动栅极来代替所述第一扩散切口；以及添加具有第一填充扩散区的第一填充单元，以延伸所述第一扩散节点的扩散长度。

【技术特征摘要】
【国外来华专利技术】2016.06.25 US 15/193,0031.一种逻辑单元放置的方法，所述方法包括：识别具有由第一扩散切口限界的第一扩散节点的第一晶体管；用第一浮动栅极来代替所述第一扩散切口；以及添加具有第一填充扩散区的第一填充单元，以延伸所述第一扩散节点的扩散长度。2.根据权利要求1所述的方法，其中增加所述扩散长度包括改进所述第一晶体管的驱动强度。3.根据权利要求1所述的方法，其中所述第一扩散节点在所述第一晶体管的左侧或右侧，且其中延伸所述第一扩散节点的所述扩散长度满足所述第一晶体管的分别所述左侧或所述右侧的对应最大长度规范。4.根据权利要求1所述的方法，其包括将第一切口放置在所述第一填充扩散区中，以满足所述第一扩散节点的最大长度规范。5.根据权利要求1所述的方法，其中所述第一晶体管是具有若干鳍片的鳍式场效晶体管Finfet，其中所述第一扩散节点的第一宽度与鳍片的数目成比例，且其中所述第一填充扩散区的宽度与所述第一宽度匹配。6.根据权利要求5所述的方法，其包括将第一切口放置在所述第一填充扩散区与第二扩散区之间的界面处，其中所述第二扩散区的宽度不同于所述第一填充扩散区的所述宽度。7.根据权利要求1所述的方法，其包括在所述第一晶体管与第二晶体管之间的填充区中添加所述第一填充单元。8.根据权利要求7所述的方法，其中所述第一晶体管和第二晶体管两者均为具有对应第一和第二数目的鳍片的鳍片场效应晶体管Finfet。9.根据权利要求1所述的方法，其中如果所述第一晶体管抵接第二晶体管，那么通过在所述第一和第二晶体管之间引入空间，并在填充区中添加所述第一填充单元，来添加所述填充区。10.根据权利要求9所述的方法，其中如果所述第一和第二晶体管是具有相等数目的鳍片的鳍片场效应晶体管Finfet，那么所述空间具有零宽度。11.根据权利要求1所述的方法，其中所述第一扩散节点和所述第一填充扩散区连接到相同电位。12.根据权利要求11所述的方法，其中所述相同电位对应于供应电压或接地。13.根据权利要求1所述的方法，其中所述第一晶体管和所述第一填充单元具有相同的装置沟道长度。14.根据权利要求1所述的方法，其包括其中所述第一晶体管和所述第一填充单元具有相同的阈值电压或植入。15.根据权利要求1所述的方法，其中所述第一晶体管是p沟道场效应晶体管pfet或n沟道场效应晶体管nfet中的一者。16.根据权利要求15所述的方法，其中如果所述第一晶体管是pfet，那么所述第一填充扩散区包括p型扩散，且如果所述第一晶体管是nfet，那么所述第一填充扩散区包括n型扩散。17.根据权利要求1所述的方法，其包括通过对逻辑单元库中的晶体管布局进行镜面翻转...

【专利技术属性】
技术研发人员：B·J·鲍尔斯，A·小科雷亚莱，T·德拉·罗瓦，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US