FIB路由表下发时间测试系统、方法和装置制造方法及图纸

本申请实施例公开了一种FIB路由表下发时间测试系统、方法和装置，涉及通信领域，用于实现FIB路由表下发时间的精确测试。该系统包括：主测设备、第一辅测设备、第二辅测设备、第一测试仪端口、第二测试仪端口，所述主测设备包括主测板卡、至少一个辅测板卡。本申请实施例应用于交换设备的FIB路由表下发时间测试。

【技术实现步骤摘要】
FIB路由表下发时间测试系统、方法和装置
本申请涉及通信领域，尤其涉及一种转发信息库(ForwardInformationdataBase，FIB)路由表下发时间测试系统、方法和装置
技术介绍
FIB路由表作为上层软件路由和底层各芯片资源对象之间的适配管理层，主要用于承接上层互联网协议(InternetProtocol，IP)单播以及底层各项资源表项的生成、变化、删除等资源管理操作。现有网络设备，尤其是处于骨干核心、汇聚网络层级的设备，其路由表容量动辄数十万以上的条目数，数量非常巨大，因此从生成上层软件路由表快速准确的下发到芯片并正确安装，是衡量一款交换设备路由处理能力的重要指标。现有技术中FIB路由表项下发时间测试比较粗犷简单，具体的，从网络设备配置完成后学习和下发路由表开始计时，一直到学习满规格路由表并下发成功作为结束，中间通过各软件提供的FIB路由表项统计功能进行数据统计，计算从开始下发路由表到最终数据统计显示下发结束作为结束标记，手工掐表计算下发时间即认为是该网络设备的FIB表项下发时间。但是这种方法统计粗略，有较大人工误差。
技术实现思路
本申请的实施例提供一种FIB路由表下发时间测试系统、方法和装置，用于实现FIB路由表下发时间的精确测试。为达到上述目的，本申请的实施例采用如下技术方案：第一方面，提供了一种FIB路由表下发时间测试系统，该系统包括：主测设备、第一辅测设备、第二辅测设备、第一测试仪端口、第二测试仪端口，所述主测设备包括主测板卡、至少一个辅测板卡；设置所述第一辅测设备通过第一静态链路汇聚连接所述主测板卡的第一成员端口和所述辅测板卡的第二成员端口，用于在所述第一辅测设备与所述主测板卡和所述辅测板卡之间建立第一逻辑链路；设置所述第二辅测设备通过第二静态链路汇聚连接所述主测板卡的第三成员端口和所述辅测板卡的第四成员端口，用于在所述第二辅测设备与所述主测板卡和所述辅测板卡之间建立第二逻辑链路；在所述主测设备的上层软件已经学习到上层软件路由表之后，设置所述第一测试仪端口通过所述第一逻辑链路和所述第二逻辑链路向所述第二测试仪端口发送流量速率为S的数据流，其中，所述数据流覆盖FIB路由表；调整静态链路汇聚的负载均衡算法，使得所述数据流在静态链路汇聚状态下仅负载到所述主测板卡；当所述主测板卡被拨出后再被重新插入所述主测设备时，统计所述数据流的丢包量m；根据t＝S/m计算得到所述FIB路由表的下发时间t。第二方面，提供了一种FIB路由表下发时间测试方法，应用于如第一方面所述的系统，该方法包括：设置所述第一辅测设备通过第一静态链路汇聚连接所述主测板卡的第一成员端口和所述辅测板卡的第二成员端口，用于在所述第一辅测设备与所述主测板卡和所述辅测板卡之间建立第一逻辑链路；设置所述第二辅测设备通过第二静态链路汇聚连接所述主测板卡的第三成员端口和所述辅测板卡的第四成员端口，用于在所述第二辅测设备与所述主测板卡和所述辅测板卡之间建立第二逻辑链路；在主测设备的上层软件已经学习到上层软件路由表之后，设置第一测试仪端口通过第一逻辑链路和第二逻辑链路向第二测试仪端口发送流量速率为S的数据流，其中，所述数据流覆盖FIB路由表的所有表项；调整静态链路汇聚的负载均衡算法，使得所述数据流在静态链路汇聚状态下仅负载到所述主测设备的主测板卡；当所述主测板卡被拨出后再被重新插入所述主测设备时，统计所述数据流的丢包量m；根据t＝S/m计算得到所述FIB路由表的下发时间t。第三方面，提供了一种FIB路由表下发时间测试装置，应用于如第一方面所述的系统，该装置包括：设置单元，用于设置第一辅测设备通过第一静态链路汇聚连接主测板卡的第一成员端口和辅测板卡的第二成员端口，以便在所述第一辅测设备与所述主测板卡和所述辅测板卡之间建立第一逻辑链路；所述设置单元，还用于设置第二辅测设备通过第二静态链路汇聚连接所述主测板卡的第三成员端口和所述辅测板卡的第四成员端口，以便在所述第二辅测设备与所述主测板卡和所述辅测板卡之间建立第二逻辑链路；所述设置单元，还用于在所述主测设备的上层软件已经学习到上层软件路由表之后，设置第一测试仪端口通过所述第一逻辑链路和所述第二逻辑链路向第二测试仪端口发送流量速率为S的数据流，其中，所述数据流覆盖FIB路由表的所有表项；所述设置单元，还用于调整静态链路汇聚的负载均衡算法，使得所述数据流在静态链路汇聚状态下仅负载到所述主测设备的主测板卡；统计单元，用于当所述主测板卡被拨出后再被重新插入所述主测设备时，统计所述数据流的丢包量m；计算单元，用于根据t＝S/m计算得到所述FIB路由表的下发时间t。本申请的实施例提供的FIB路由表下发时间测试系统、方法和装置，通过配置主测板卡和辅测板卡为静态链路汇聚，并且配置数据流在静态链路汇聚状态下仅流经主测板卡，使得当主测板卡刚插入主测设备时，由于其尚未正常工作便产生数据流的丢包，直至FIB路由表下发后，丢包才会停止，则丢包时间恰好为FIB路由表下发时间，据此可以实现FIB路由表下发时间的精确测试。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。图1为本申请的实施例提供的FIB路由表下发时间测试系统的结构示意图；图2为本申请的实施例提供的一种FIB路由表下发时间测试方法的流程示意图；图3为本申请的实施例提供的另一种FIB路由表下发时间测试方法的流程示意图；图4为本申请的实施例提供的一种FIB路由表下发时间测试装置的结构示意图。具体实施方式下面结合附图，对本申请的实施例进行描述。本申请实施例提供的FIB路由表项下发时间测试系统和方法，主要适用于支持堆叠系统的网络设备或者分布式网络设备。参照图1中所示，为本申请实施例提供的路由表下发时间测试系统，包括：主测设备11、第一辅测设备12、第二辅测设备13、第一测试仪端口(TestCenter，TC)14、第二测试仪端口15，主测设备11包括主测板卡(Card)111、至少一个辅测板卡112。第一辅测设备12和第二辅测设备13需要支持静态链路汇聚以及动态路由协议，例如开放最短路径优先协议(OpenShortestPathFirst，OSPF)、边界网关协议(BorderGatewayProtocol，BGP)等。另外，第一辅测设备12和第二辅测设备13的FIB路由表规格大于等于主测设备11的FIB路由表规格。辅测板卡112的FIB路由表规格大于等于主测板卡111的FIB路由表规格。使得在板卡间切换时，不会因为FIB路由表规格不足导致下发失败。第一测试仪端口14和第二测试仪端口15需要能够支持生成大于等于主测设备11的FIB路由表规格数量。实施例1、本申请实施例提供了一种FIB路由表下发时间测试方法，应用于上述系统，参照图2中所示，包括：S101、第一辅测设备12通过第一静态链路汇聚L1连接主测板卡111的第一成员端口IF1和辅测板卡112的第二成员端口IF2，用于在第一辅测设备12与主测板卡111和辅测板卡112之间建立第一逻辑链路。采用静态链路汇聚主要考虑到如下几个方面：一是静态链路汇聚的成员端口一旦物理协商成功后，静态链路汇聚的逻辑端口会自动协商成功，不会再进行链路汇聚控制协议本文档来自技高网...

【技术保护点】
1.一种转发信息库FIB路由表下发时间测试系统，其特征在于，包括：主测设备、第一辅测设备、第二辅测设备、第一测试仪端口、第二测试仪端口，所述主测设备包括主测板卡、至少一个辅测板卡；设置所述第一辅测设备通过第一静态链路汇聚连接所述主测板卡的第一成员端口和所述辅测板卡的第二成员端口，用于在所述第一辅测设备与所述主测板卡和所述辅测板卡之间建立第一逻辑链路；设置所述第二辅测设备通过第二静态链路汇聚连接所述主测板卡的第三成员端口和所述辅测板卡的第四成员端口，用于在所述第二辅测设备与所述主测板卡和所述辅测板卡之间建立第二逻辑链路；在所述主测设备的上层软件已经学习到上层软件路由表之后，设置所述第一测试仪端口通过所述第一逻辑链路和所述第二逻辑链路向所述第二测试仪端口发送流量速率为S的数据流，其中，所述数据流覆盖FIB路由表；调整静态链路汇聚的负载均衡算法，使得所述数据流在静态链路汇聚状态下仅负载到所述主测板卡；当所述主测板卡被拨出后再被重新插入所述主测设备时，统计所述数据流的丢包量m；根据t＝S/m计算得到所述FIB路由表的下发时间t。

【技术特征摘要】
1.一种转发信息库FIB路由表下发时间测试系统，其特征在于，包括：主测设备、第一辅测设备、第二辅测设备、第一测试仪端口、第二测试仪端口，所述主测设备包括主测板卡、至少一个辅测板卡；设置所述第一辅测设备通过第一静态链路汇聚连接所述主测板卡的第一成员端口和所述辅测板卡的第二成员端口，用于在所述第一辅测设备与所述主测板卡和所述辅测板卡之间建立第一逻辑链路；设置所述第二辅测设备通过第二静态链路汇聚连接所述主测板卡的第三成员端口和所述辅测板卡的第四成员端口，用于在所述第二辅测设备与所述主测板卡和所述辅测板卡之间建立第二逻辑链路；在所述主测设备的上层软件已经学习到上层软件路由表之后，设置所述第一测试仪端口通过所述第一逻辑链路和所述第二逻辑链路向所述第二测试仪端口发送流量速率为S的数据流，其中，所述数据流覆盖FIB路由表；调整静态链路汇聚的负载均衡算法，使得所述数据流在静态链路汇聚状态下仅负载到所述主测板卡；当所述主测板卡被拨出后再被重新插入所述主测设备时，统计所述数据流的丢包量m；根据t＝S/m计算得到所述FIB路由表的下发时间t。2.根据权利要求1所述的系统，其特征在于，所述第一辅测设备和所述第二辅测设备的FIB路由表规格大于等于所述主测设备的FIB路由表规格，所述辅测板卡的FIB路由表规格大于等于所述主测板卡的FIB路由表规格。3.一种转发信息库FIB路由表下发时间测试方法，应用于如权利要求1或2所述的系统，其特征在于，所述方法包括：设置所述第一辅测设备通过第一静态链路汇聚连接所述主测板卡的第一成员端口和所述辅测板卡的第二成员端口，用于在所述第一辅测设备与所述主测板卡和所述辅测板卡之间建立第一逻辑链路；设置所述第二辅测设备通过第二静态链路汇聚连接所述主测板卡的第三成员端口和所述辅测板卡的第四成员端口，用于在所述第二辅测设备与所述主测板卡和所述辅测板卡之间建立第二逻辑链路；在主测设备的上层软件已经学习到上层软件路由表之后，设置第一测试仪端口通过第一逻辑链路和第二逻辑链路向第二测试仪端口发送流量速率为S的数据流，其中，所述数据流覆盖FIB路由表的所有表项；调整静态链路汇聚的负载均衡算法，使得所述数据流在静态链路汇聚状态下仅负载到所述主测设备的主测板卡；当所述主测板卡被拨出后再被重新插入所述主测设备时，统计所述数据流的丢包量m；根据t＝S/m计算得到所述FIB路由表的下发时间t。4.根据权利要求3所述的方法，其特征在于，在所述设置第一测...

【专利技术属性】
技术研发人员：严云龙，程睿，
申请(专利权)人：迈普通信技术股份有限公司，
类型：发明
国别省市：四川,51