用于多线接口的实体层电路制造技术

一种包含四信号或六信号的实体媒介附加子层的用于多线接口的实体层电路，具体包含：一四信号实体媒介附加子层耦接于该四个信号接垫，包含：一四信号终端电路耦接于该四个信号接垫；一第一差动放大器耦接于一第一信号接垫与一第二信号接垫；一第二差动放大器，耦接于该第一信号接垫与一第三信号接垫；一第三差动放大器耦接于两个开关，选择性地耦接于该第二信号接垫与该第三信号接垫或该第三信号接垫与一第四信号接垫；一第一信号处理区块，耦接于该第一差动放大器；一第二信号处理区块耦接于该第一、第二与第三差动放大器；以及一第三信号处理区块耦接于该第三差动放大器；以此，提供接垫布置方式、终端电路、解序列架构以及时脉与数据恢复电路。

Solid Layer Circuits for Multiline Interfaces

A solid layer circuit for multi-wire interface consisting of four or six signal solid media additional sublayers, which includes four signal solid media additional sublayers coupled to the four signal pads, a four signal terminal circuit coupled to the four signal pads, a first differential amplifier coupled to the first signal pad and a second signal pad, and a second differential amplifier coupled to the first signal pad. An amplifier coupled to the first signal pad and a third signal pad; a third differential amplifier coupled to two switches selectively coupled to the second signal pad and the third signal pad or to the fourth signal pad; a first signal processing block coupled to the first differential amplifier; and a second signal processing block coupled to the first, second signal processing blocks. The second and third differential amplifiers, as well as a third signal processing block, are coupled to the third differential amplifier to provide a pad arrangement, a terminal circuit, a de-sequencing architecture, and a pulse and data recovery circuit.

【技术实现步骤摘要】
用于多线接口的实体层电路
本专利技术关于多线数据接口，尤指适用于多线数据接口的不同实体层模式的实体层电路和实体媒介附加子层。
技术介绍
如智能手机之类的移动装置，内部包含各种不同用途的元件，例如应用处理器(applicationprocessor)、显示器、CMOS图像感测器等。这些元件需要通过实体接口进行互连，例如，应用处理器可以通过一个接口，向显示器提供帧数据，以呈现视觉内容。或者，CMOS图像感测器可以通过一个接口，向应用处理器提供感测到的图像数据，以输出照片或视频。由移动产业处理器界面(MobileIndustryProcessorInterface,MIPI)联盟所制定的MIPI规范被广泛应用在上述移动装置的元件间信号通信和数据传输。MIPID-PHY是MIPI规范之一。在MIPID-PHY接口中，通过一个时脉通道和一到四个数据通道来进行实现通信。每个数据通道包含差动信号对。时脉通道用于传输差动时脉信号，而每个数据道用于传输差动数据信号。为了满足特定数据(例如图像数据)的高速传输要求，MIPI联盟新开发且定义了MIPIC-PHY规范。在MIPIC-PHY接口中，通过三条信号线来进行通信。信号线分别传输三数值(three-valued)信号，三数值信号可以转换成二进位逻辑信号。MIPIC-PHY的一个特征是将时脉嵌入在数据信号中，接收端在接收数据信号时执行时脉与数据回复。虽然MIPIC-PHY接口可以有效地实现高速信号通信并可以提供高吞吐量，但是这个接口对于移动装置中的所有元件和需求并非是必要的。所以若供应商能够提供同时适用于这两种规范的功能块(functionalblock)和/或集成电路，对制造商来说是相当乐见的。因此，有必要提供支援MIPID-PHY和MIPIC-PHY规范的集成电路或半导体装置。
技术实现思路
本专利技术的一个目的是提供适用于多线(multi-wire)接口的不同实体层模式的实体层电路与多信号实体媒介附加子层。本专利技术所提出的实体层电路和实体媒介附加子层在设计上已经考虑了不同实体层模式，例如MIPID-PHY和MIPIC-PHY，之间的信号特性差异。从而实现了一种二合一的实体层(comboPHY)设备，其可无缝地与基于MIPID-PHY的设备或基于MIPIC-PHY的设备进行连接。本专利技术的实施例提供一种实体层电路，该实体层电路包含：四个信号接垫与一四信号实体媒介附加子层。该四信号实体媒介附加子层耦接于该四个信号接垫，包含：一四信号终端电路，耦接于该四个信号接垫；一第一差动放大器，耦接于一第一信号接垫与一第二信号接垫，用于接收该第一信号接垫与该第二信号接垫上的信号，据此输出一第一差动信号；一第二差动放大器，耦接于该第一信号接垫与一第三信号接垫，用于接收该第一信号接垫与该第三信号接垫上的信号，据此输出一第二差动信号；一第三差动放大器，耦接于两个开关，选择性地耦接于该第二信号接垫与该第三信号接垫或该第三信号接垫与一第四信号接垫，用于接收该第二信号接垫与该第三信号接垫上的信号，或者是该第三信号接垫与该第四信号接垫上的信号，据此输出一第三差动信号；一第一信号处理区块，耦接于该第一差动放大器，用于当该四信号PMA操作于一第一实体层模式中时，处理该第一差动信号；一第二信号处理区块，耦接于该第一、第二与第三差动放大器，用于当该四信号PMA操作于一第二实体层模式中时，处理该第一、第二与第三差动信号；以及一第三信号处理区块，耦接于该第三差动放大器，用于当该四信号PMA操作于该第一实体层模式中时，处理该第三差动信号。本专利技术的实施例提供一种实体层电路，该实体层电路包含：六个信号接垫以及一六信号实体媒介附加子层。该六信号实体媒介附加子层耦接于该六个信号接垫，包含：一六信号终端电路，耦接于该六个信号接垫；一第一差动放大器，耦接于一第一信号接垫与一第二信号接垫，用于接收该第一信号接垫与该第二信号接垫上的信号，据此输出一第一差动信号；一第二差动放大器，耦接于该第一信号接垫与一第三信号接垫，用于接收该第一信号接垫与该第三信号接垫上的信号，据此输出一第二差动信号；一第三差动放大器，耦接于两个开关，选择性地耦接于该第二信号接垫与该第三信号接垫或该第三信号接垫与一第四信号接垫，用于接收该第二信号接垫与该第三信号接垫上的信号，或者是该第三信号接垫与该第四信号接垫上的信号，据此输出一第三差动信号；一第四差动放大器，耦接于该第四信号接垫与一第五信号接垫，用于接收该第四信号接垫与该第五信号接垫上的信号，据此输出一第四差动信号；一第五差动放大器，耦接于该第四信号接垫与一第六信号接垫，用于接收该第四信号接垫与该第六信号接垫上的信号，据此输出一第五差动信号；一第六差动放大器，耦接于该第五信号接垫与该第六信号接垫，用于接收该第五信号接垫与该六五信号接垫上的信号，据此输出一第六差动信号；一第一信号处理区块，耦接于该第一差动放大器，用于当该六信号PMA操作于一第一实体层模式中时，处理该第一差动信号；一第二信号处理区块，耦接于该第一、第二与第三差动放大器，用于当该六信号PMA操作于一第二实体层模式中时，处理该第一、第二与第三差动信号；一第三信号处理区块，耦接于该第三差动放大器，用于当该六信号PMA操作于该第一实体层模式中时，处理该第三差动信号；一第四信号处理区块，耦接于该第四、第五与第六差动放大器，用于当该六信号PMA操作于该第二实体层模式中时，处理该第四、第五与第六差动信号；以及一第五信号处理区块，耦接于该第六差动放大器，用于当该六信号PMA操作于该第一实体层模式中时，处理该第六差动信号。本专利技术的一实施例提供一种用于一多线接口的时脉与数据回复电路，该时脉与数据回复电路包含：复数个异或(exclusive-OR,XOR)闸、复数个锁存器、一或闸与一工作周期校正电路。该复数个异或闸的每一者耦接于该多线接口中的一条导线，且每一者具有一普通输入与包含有一延迟元件的一延迟输入，其中每一XOR闸从该普通输入与该延迟输入接收该导线上的同一信号，并且对所接收的该信号与该信号的延迟版本收进行一XOR运算，以输出一XOR输出信号。该复数个锁存器的每一者耦接于该复数个XOR闸中之一，用于根据复数个XOR输出信号中的一者锁存一预定信号，以输出一锁存输出信号，其中该复数个锁存器可被一重置控制信号所重置。该或闸耦接该复数个锁存器，用于对复数个锁存输出信号进行一或运算，以输出一时脉信号。该工作周期校正电路耦接于该或闸，用于根据该时脉信号，产生一重置控制信号来校正该时脉信号，以使该时脉信号具有50％的工作周期。本专利技术的一实施例提供一种用于一多线接口的时脉与数据回复电路，该时脉与数据回复电路包含：复数个异或闸、复数个锁存器、一或闸与一延迟调整单元。该复数个异或闸的每一者耦接于该多线接口中的一条导线，且每一者具有一普通输入与包含有一延迟元件的一延迟输入，其中每一异或闸从该普通输入与该延迟输入接收该导线上的同一信号，并且对所接收的该信号与该信号的延迟版本收进行一异或运算，以输出一异或输出信号。该复数个锁存器的每一者耦接于该复数个异或闸中之一，用于根据复数个异或输出信号中的一者锁存一预定信号，以输出一锁存输出信号，其中该复数个锁存器可被一重置控制信号所重置。该或闸耦接本文档来自技高网...

【技术保护点】
1.一种实体层电路，其特征在于，所述实体层电路包含：四个信号接垫；一四信号实体媒介附加子层PMA，耦接于该四个信号接垫，包含：一四信号终端电路，耦接于该四个信号接垫；一第一差动放大器，耦接于一第一信号接垫与一第二信号接垫，用于接收该第一信号接垫与该第二信号接垫上的信号，据此输出一第一差动信号；一第二差动放大器，耦接于该第一信号接垫与一第三信号接垫，用于接收该第一信号接垫与该第三信号接垫上的信号，据此输出一第二差动信号；一第三差动放大器，耦接于两个开关，选择性地耦接于该第二信号接垫与该第三信号接垫或该第三信号接垫与一第四信号接垫，用于接收该第二信号接垫与该第三信号接垫上的信号，或者是该第三信号接垫与该第四信号接垫上的信号，据此输出一第三差动信号；一第一信号处理区块，耦接于该第一差动放大器，用于当该四信号PMA操作于一第一实体层模式中时，处理该第一差动信号；一第二信号处理区块，耦接于第一、第二与第三差动放大器，用于当该四信号PMA操作于一第二实体层模式中时，处理第一、第二与第三差动信号；以及一第三信号处理区块，耦接于该第三差动放大器，用于当该四信号PMA操作于该第一实体层模式中时，处理该第三差动信号。...

【技术特征摘要】
2017.07.19 US 62/534,209;2017.11.23 US 62/590,352;1.一种实体层电路，其特征在于，所述实体层电路包含：四个信号接垫；一四信号实体媒介附加子层PMA，耦接于该四个信号接垫，包含：一四信号终端电路，耦接于该四个信号接垫；一第一差动放大器，耦接于一第一信号接垫与一第二信号接垫，用于接收该第一信号接垫与该第二信号接垫上的信号，据此输出一第一差动信号；一第二差动放大器，耦接于该第一信号接垫与一第三信号接垫，用于接收该第一信号接垫与该第三信号接垫上的信号，据此输出一第二差动信号；一第三差动放大器，耦接于两个开关，选择性地耦接于该第二信号接垫与该第三信号接垫或该第三信号接垫与一第四信号接垫，用于接收该第二信号接垫与该第三信号接垫上的信号，或者是该第三信号接垫与该第四信号接垫上的信号，据此输出一第三差动信号；一第一信号处理区块，耦接于该第一差动放大器，用于当该四信号PMA操作于一第一实体层模式中时，处理该第一差动信号；一第二信号处理区块，耦接于第一、第二与第三差动放大器，用于当该四信号PMA操作于一第二实体层模式中时，处理第一、第二与第三差动信号；以及一第三信号处理区块，耦接于该第三差动放大器，用于当该四信号PMA操作于该第一实体层模式中时，处理该第三差动信号。2.根据权利要求1所述的实体层电路，其特征在于，该第一信号处理区块包含：一第一取样与保持电路，耦接于该第一差动放大器，并在该第一实体层模式中，用于根据该第一差动信号，输出一第一序列数据信号与一第一序列时脉信号；该第三信号处理区块包含：一第二取样与保持电路，耦接于该第三差动放大器，并在该第一实体层模式中，用于根据该第三差动信号，输出一第二序列数据信号与一第二序列时脉信号；该第二信号处理区块包含：一时脉与数据回复CDR电路，耦接于该第一、第二与第三差动放大器，用于在该第二实体层模式中，根据该第一、第二与第三差动信号，输出一组第三序列数据信号与一第三序列时脉信号。3.根据权利要求2所述的实体层电路，其特征在于，该第一信号处理区块还包含：一第一解序列器，耦接于该第一取样与保持电路，用于在该第一实体层模式中，根据该第一序列时脉信号，解序列化该第一序列数据信号，从而输出一第一解序列化后数据信号，以及一第一解序列化后时脉信号；该第三信号处理区块还包含：一第三解序列器，耦接于该第二取样与保持电路，用于在该第一实体层模式中，根据该第二序列时脉信号，解序列化该第二序列数据信号，从而输出一第二解序列化后数据信号，以及一第二解序列化后时脉信号；以及该第二信号处理区块还包含：一第二解序列器，耦接于该CDR电路，用于在该第二实体层模式中，根据该第三序列时脉信号，解序列化该组第三序列数据信号，从而输出一组第三解序列化后数据信号，以及一第三解序列化后时脉信号；以及一解码处理器，耦接于该第二解序列器，用于在该第二实体层模式中，解码该组第三解序列化后数据信号。4.根据权利要求2所述的实体层电路，其特征在于，该第二信号处理区块还包含：一解序列器，耦接于该CDR电路，用于：在该第一实体层模式中，根据该序列时脉信号，解序列化该第一序列数据信号与该第二序列数据信号，从而输出一第一解序列化后数据信号、一第二解序列化后数据信号，以及一解序列化后时脉信号；以及在该第二实体层模式中，根据该第三序列时脉信号，解序列化该组第三序列数据信号，从而输出一组第三解序列化后数据信号，以及一第三解序列化后时脉信号；以及一解码处理器，耦接于该解序列器，用于在该第二实体层模式中，解码该组第三解序列化后数据信号。5.根据权利要求1所述的实体层电路，其特征在于，所述实体层电路还包含：N个信号接垫包含至少该四个信号接垫；以及M个屏蔽接垫包含至少一屏蔽接垫耦接于该四信号PMA；其中该至少一屏蔽接垫位于该四个信号接垫中的该第二与该第三信号接垫之间，且M与N为正整数。6.根据权利要求5所述的实体层电路，其特征在于，当该第一实体层模式被选择时，该N个信号接垫中每两个信号接垫被设置为同一通道以及当该第二实体层模式被选择时，该N个信号接垫中每三个信号接垫被设置为同一通道。7.根据权利要求1所述的实体层电路，其特征在于，该四信号终端电路包含：四个可调式电阻性元件，每一个分别耦接于该四个信号接垫中之一；一导线耦接于一第一可调式电阻性元件的一端点与一第二可调式电阻性元件的一端点之间；一第一开关选择性地耦接于该第二可调式电阻性元件的一端点与一第三可调式电阻性元件的一端点之间；以及一第二开关选择性地耦接于该第三可调式电阻性元件的一端点与一第四可调式电阻性元件的一端点之间；其中该第一开关一开关控制信号所控制，该第二开关由该开关控制信号的反相版本所控制。8.一种实体层电路，其特征在于，所述实体层电路包含：六个信号接垫；以及一六信号实体媒介附加子层PMA，耦接于该六个信号接垫，包含：一六信号终端电路，耦接于该六个信号接垫；一第一差动放大器，耦接于一第一信号接垫与一第二信号接垫，用于接收该第一信号接垫与该第二信号接垫上的信号，据此输出一第一差动信号；一第二差动放大器，耦接于该第一信号接垫与一第三信号接垫，用于接收该第一信号接垫与该第三信号接垫上的信号，据此输出一第二差动信号；一第三差动放大器，耦接于两个开关，选择性地耦接于该第二信号接垫与该第三信号接垫或该第三信号接垫与一第四信号接垫，用于接收该第二信号接垫与该第三信号接垫上的信号，或者是该第三信号接垫与该第四信号接垫上的信号，据此输出一第三差动信号；一第四差动放大器，耦接于该第四信号接垫与一第五信号接垫，用于接收该第四信号接垫与该第五信号接垫上的信号，据此输出一第四差动信号；一第五差动放大器，耦接于该第四信号接垫与一第六信号接垫，用于接收该第四信号接垫与该第六信号接垫上的信号，据此输出一第五差动信号；一第六差动放大器，耦接于该第五信号接垫与该第六信号接垫，用于接收该第五信号接垫与该六信号接垫上的信号，据此输出一第六差动信号；一第一信号处理区块，耦接于该第一差动放大器，用于当该六信号PMA操作于一第一实体层模式中时，处理该第一差动信号；一第二信号处理区块，耦接于第一、第二与第三差动放大器，用于当该六信号PMA操作于一第二实体层模式中时，处理第一、第二与第三差动信号；一第三信号处理区块，耦接于该第三差动放大器，用于当该六信号PMA操作于该第一实体层模式中时，处理该第三差动信号；一第四信号处理区块，耦接于第四、第五与第六差动放大器，用于当该六信号PMA操作于该第二实体层模式中时，处理第四、第五与第六差动信号；以及一第五信号处理区块，耦接于该第六差动放大器，用于当该六信号PMA操作于该第一实体层模式中时，处理该第六差动信号。9.根据权利要求8所述的实体层电路，其特征在于，该第一信号处理区块包含：一第一取样与保持电路，耦接于该第一差动放大器，并在该第一实体层模式中，用于根据该第一差动信号，输出一第一序列数据信号与一第一序列时脉信号；该第三信号处理区块包含：一第二取样与保持电路，耦接于该第三差动放大器，并在该第一实体层模式中，用于根据该第三差动信号，输出一第二序列数据信号与一第二序列时脉信号；该第五信号处理区块包含：一第三取样与保持...

【专利技术属性】
技术研发人员：章晋祥，张原熏，吕岳全，王怀德，
申请(专利权)人：円星科技股份有限公司，
类型：发明
国别省市：中国台湾,71