一种基于CPLD的加速卡、数据采集方法及装置制造方法及图纸

本发明专利技术公开了一种基于CPLD的加速卡，包括：设置在加速卡上的CPLD芯片；CPLD芯片一端与主机端的BMC芯片相连，另一端与加速卡上的各数据采集设备相连，用于将各数据采集设备的数据发送至所述BMC芯片。可见，在本方案中，通过设置在加速卡的CPLD芯片来采集各数据采集设备的数据的方式，可在采集数据的基础上，不影响加速卡的加速功能，方便升级和维护；并且，将CPLD芯片设置在加速卡上，无论对板卡尺寸、开发难度以及功耗都不会对加速卡产生较大的影响；本发明专利技术还公开了一种加速卡数据采集方法及装置，同样能实现上述技术效果。

【技术实现步骤摘要】
一种基于CPLD的加速卡、数据采集方法及装置
本专利技术涉及加速卡信息采集
，更具体地说，涉及一种基于CPLD的加速卡、加速卡数据采集方法及装置。
技术介绍
随着人工智能技术和高性能计算的快速发展以及大数据的爆发式增长，传统处理器芯片在提升性能功耗比方面遇到了极大挑战。为了达到更快的运算速度、降低功耗，基于FPGA(FieldProgrammableGateArray，现场可编程与门阵列)的加速卡应运而生，FPGA以其高性能、高密度、低延时以及硬件可编程等特点，逐渐占领加速卡的市场。而加速卡通常以PCIe接口与服务器相连，作为服务器的一个子系统自然要在BMC(BaseboardManagementController，基板管理控制器)的监控管理之下，监测FPGA的工作温度、板卡功耗、DDR(DoubleDataRate，双倍速率)内存等信息，控制风扇速度保证板卡散热效果等，所以加速卡必须具备要支持远程监控功能的特性。目前加速卡的监控管理方式是由FPGA直接负责采集相关传感器信息，然后以固定通信方式反馈给服务器的BMC芯片，或者使用ARM、DSP等作为协处理器负责相关信息的采集和本文档来自技高网...

【技术保护点】
1.一种基于CPLD的加速卡，其特征在于，包括：设置在所述加速卡上的CPLD芯片；所述CPLD芯片一端与主机端的BMC芯片相连，另一端与所述加速卡上的各数据采集设备相连，用于将各数据采集设备的数据发送至所述BMC芯片。

【技术特征摘要】
1.一种基于CPLD的加速卡，其特征在于，包括：设置在所述加速卡上的CPLD芯片；所述CPLD芯片一端与主机端的BMC芯片相连，另一端与所述加速卡上的各数据采集设备相连，用于将各数据采集设备的数据发送至所述BMC芯片。2.根据权利要求1所述的加速卡，其特征在于，所述CPLD芯片通过PCIESMBUS与主机端的BMC芯片进行通信。3.根据权利要求2所述的加速卡，其特征在于，所述CPLD芯片通过I2C总线与所述加速卡上的各数据采集设备通信。4.一种加速卡数据采集方法，其特征在于，包括：CPLD芯片接收主机端的BMC芯片发送的数据获取指令；其中，所述CPLD芯片设置在加速卡上；所述CPLD芯片根据所述数据获取指令，从所述加速卡上的数据采集设备中获取数据，并发送至所述BMC芯片。5.根据权利要求4所述的加速卡数据采集方法，其特征在于，所述CPLD芯片接收主机端的BMC芯片发送的数据获取指令，包括：所述CPLD芯片通过PCIESMBUS接收主机端的BMC芯片发送的数据获取指令。6.根据权利要求5所述的加速卡数据采集方法，其特征在于，所述CPLD芯片将数据发送至所述BMC芯片，包括：所述CPLD芯片通过PCIESMBUS将数据发送至所述BMC芯片。7.根据权利要求6所述的加速卡数据采集方法，其特征在于，所述CPLD芯片根据所述数据获取指令，从所述加...

【专利技术属性】
技术研发人员：任智新，王峰，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41