一种可智能压缩的雷达信号处理系统及验证方法技术方案

本发明专利技术一种可智能压缩的雷达信号处理系统及验证方法，系统包括动态去直流模块、雷达回波功率检测控制模块、工作参数提取模块、DDR参数化模块和BAQ参数化模块。动态去直流模块可智能对系统中直流分量进行动态消除，雷达回波功率检测控制模块能够根据不同应用环境场景的实际情况，对输入雷达回波功率大小进行适应性调整，工作参数提取模块可提取上位机控制界面设置的雷达工作模式参数，根据工作参数提取模块提取的工作参数，分别对DDR缓存模块和BAQ压缩模块进行参数化配置，使压缩系统工作在设置的雷达工作模式下。该系统提高了雷达回波信号BAQ压缩算法适应复杂环境的能力，增强了雷达信号处理压缩系统的实用性。

【技术实现步骤摘要】
一种可智能压缩的雷达信号处理系统及验证方法
本专利技术涉及雷达信号处理领域，特别涉及一种可智能压缩的雷达信号处理系统及验证方法。
技术介绍
随着雷达技术的发展，雷达信号处理器的采样速率不断提高，ADC采集后的数据量急剧增大，数据最终存储在固态存储器中，为了缓解固态存储器的存储容量和数据下传速率及时间的压力，必须对采集后雷达回波数据进行压缩处理，因此一种可智能压缩的雷达信号处理系统成了一项亟待解决的难题。传统的雷达信号处理压缩系统，其主要问题在于：在进行BAQ压缩前，仅进行固定直流的消除，一旦雷达信号处理系统中直流随外部条件变化而改变，则会残余较大直流分量，对BAQ压缩算法性能造成较大影响。另外，传统的雷达信号处理压缩系统未根据系统实际工作情况，对输入雷达回波功率大小进行自适应调整，当输入雷达回波信号功率过大或过小时，经过BAQ压缩后，雷达回波信号无法正常恢复出原始信号波形。
技术实现思路
本专利技术解决的技术问题是：克服现有技术的不足，提出了一种可智能压缩的雷达信号处理系统，对系统中直流分量进行动态消除，有效的解决系统中直流随外部条件变化而改变的问题，该系统还能够根据不同应用环境场景的实本文档来自技高网...

【技术保护点】
1.一种可智能压缩的雷达信号处理系统，其特征在于包括：雷达接收机、ADC芯片、FPGA、并串转换芯片、固态存储器；雷达接收机，从外部接收的雷达回波信号，对该信号进行滤波、放大后，根据雷达回波功率监测控制模块反馈的雷达回波功率控制码，对雷达接收机放大后的模拟回波信号功率进行衰减后输出，送至ADC芯片；ADC芯片对输入的模拟回波信号进行模数转换，得到雷达数字回波信号送给FPGA；由FPGA实时监测ADC芯片变换后的雷达数字回波信号的数值，雷达数字回波信号的数值控制FPGA输出的雷达回波功率控制码，将雷达回波功率控制码反馈给雷达接收机；FPGA接收到外部触发信号时，从ADC芯片输出的雷达数字回波信号...

【技术特征摘要】
1.一种可智能压缩的雷达信号处理系统，其特征在于包括：雷达接收机、ADC芯片、FPGA、并串转换芯片、固态存储器；雷达接收机，从外部接收的雷达回波信号，对该信号进行滤波、放大后，根据雷达回波功率监测控制模块反馈的雷达回波功率控制码，对雷达接收机放大后的模拟回波信号功率进行衰减后输出，送至ADC芯片；ADC芯片对输入的模拟回波信号进行模数转换，得到雷达数字回波信号送给FPGA；由FPGA实时监测ADC芯片变换后的雷达数字回波信号的数值，雷达数字回波信号的数值控制FPGA输出的雷达回波功率控制码，将雷达回波功率控制码反馈给雷达接收机；FPGA接收到外部触发信号时，从ADC芯片输出的雷达数字回波信号中抽取噪声部分的数值，根据抽取噪声部分的数值，求取直流分量送至ADC控制模块；FPGA将雷达数字回波信号进行降速处理后，再减去直流分量，得到无直流分量的雷达数字回波信号；同时，FPGA提取上位机设置的工作模式参数，根据工作模式参数产生缓存控制指令，进行DDR缓存参数化配置，将无直流分量的雷达数字回波信号根据写控制设置进行DDR缓存；FPGA根据输入的工作模式参数产生压缩控制指令，根据读控制设置，从DDR缓存中读取无直流分量的雷达数字回波信号，并根据压缩控制指令对无直流分量的雷达数字回波信号进行BAQ压缩形成码流，将压缩后的码流送至并串转换芯片进行并串转换，得到串行信号送至固态存储器进行存储。2.根据权利要求1所述的一种可智能压缩的雷达信号处理系统，其特征在于：雷达数字回波信号的数值控制FPGA输出的雷达回波功率控制码，将雷达回波功率控制码反馈给雷达接收机，实现对雷达接收机输出的模拟回波信号功率进行衰减控制，具体步骤如下：对FPGA接收到的雷达数字回波信号的数值与设定上门限和下门限进行比较，并计算出高于上门限的个数Nup和低于下门限的个数Ndown，假设FPGA接收到一帧雷达数字回波信号的数值个数为N，当监测到雷达数字回波信号的数值超过设定最大门限的个数时，控制FPGA输出的雷达回波功率控制码，使雷达接收机输出的模拟回波信号功率减小，当监测到雷达数字回波信号的数值低于设定最小门限的个数时，控制FPGA输出的雷达回波功率控制码，使接收机输出的模拟回波信号功率增加；当监测到雷达数字回波信号的数值超过设定最大门限的个数时，且低于设定最小门限的个数时，不改变功率控制码。3.根据权利要求1所述的一种可智能压缩的雷达信号处理系统，其特征在于：ADC芯片输出的雷达数字回波信号，包括连续的脉冲，相邻两个脉冲之间有噪声。4.根据权利要求1所述的一种可智能压缩的雷达信号处理系统，其特征在于：FPGA提取上位机设置的工作模式参数，包括采样脉冲长度、脉冲重频参数、脉冲延时参数、BAQ压缩分块参数、BAQ压缩比参数；将采样脉冲长度、脉冲重频参数、脉冲延时参数、BAQ压缩分块参数送至DDR参数化模块，将所有工作模式参数送至BAQ参数化模块。5.根据权利要求1所述的一种可智能压缩的雷达信号处理系统，其特征在于：雷达回波功率监测控制模块输出的雷达回波功率控制码为八位并行数据，雷达接收机在系统第一次工作时，雷达回波功率监测控制模块输出的雷达回波功率控制码为上电默认值，不对雷达接收机输出的模拟回波信号进行衰减。6.根据权利要求1所述的一种可智能压缩的雷达信号处理系统，其特征在于：雷达接收机输出的模拟回波信号为模拟线性调频信号，雷达接收机在系统第一次工作时其峰值功率能够达到1dBm，在工作过程中输出功率值随雷达回波特性而变化，最大输出峰值功率为1dBm。7.根据权利要求1所述的一种可智能压缩的雷达信号处理系统，其特征在于：FPGA，包括：动态去直流模块、雷达回波功率监测控制模块、ADC控制模块、DDR缓存、BAQ压缩模块、工作参数提取模块、DDR参数化模块、BAQ参数化模块；雷达接收机，接收雷达回波功率监测控制模块反馈的雷达回波功率控制码，雷达接收机在系统第一次工作时，雷达回波功率监测控制模块输出的雷达回波功率控制码为上电默认值，不对雷达接收机输出的模拟回波信号进行衰减，输出一个默认模拟回波信号，为模拟线性调频信号，在系统工作后，雷达回波功率控制码的数值代表需要对接收机的当前输出的模拟回波功率衰减量，若系统工作后，上一帧模拟回波功率为P，根据当前雷达回波功率控制码,确定当前模拟回波输出功率；雷达接收机，从外部接收的雷达回波信号，对该信号进行滤波、放大后，根据反馈的雷达回波功率控制码，对雷达接收机放大后的模拟回波信号功率进行衰减后输出，送至ADC芯片；ADC芯片对输入的模拟回波信号进行模数转换，得到雷达数字回波信号送给FPGA中的动态去直流模块、雷达回波功率监测控制模块、ADC控制模块；雷达回波功率监测控制模块，对接收到的雷达数字回波信号的数值与设定上门限和下门限进行比较，并计算出高于上门限的个数Nup和低于下门限的个数Ndown，假设FPGA接收到一帧雷达数字回波信号的数值个数为N，当监测到雷达数字回波信号的数值超过设定最大门限的个数时，控制FPGA输出的雷达回波功率控制码，使雷达接收机输出的模拟回波信号功率减小，当监测到雷达数字回波信号的数值低于设定最小门限的个数，控制FPGA输出的雷达回波功率控制码，使接收机输出的模拟回波信号功率增加；当监测到雷达数字回波信号的数值超过设定最大门限的个数，且低于设定最小门限的个数时，不改变功率控制码；ADC芯片输出的雷达数字回波信号，包括连续的脉冲，相邻两个脉冲之间有噪声；动态去直流模块接收到外部触发信号时，从触发信号下降沿开始从ADC芯片输出的雷达数字回波信号中抽取8192个噪声样本的数值，对抽取的雷达数字回波信号样本采用累加取平均的方法求取均值即直流分量，将求取直流分量送至ADC控制模块；ADC控制模块，先将雷达数字回波信号使用FPGA内部IP核进行降速处理，再减去直流分量，得到无直流分量的雷达数字回波信号，送至DDR缓存；工作参数提取模块提取上位机设置的工作模式参数，包括采样脉冲长度、脉冲重...

【专利技术属性】
技术研发人员：孙星，李刚，李彬，彭玺，
申请(专利权)人：西安空间无线电技术研究所，
类型：发明
国别省市：陕西,61