存储器中的延迟回写制造技术

具有对与先前打开的页对应的数据的到阵列的延迟回写的存储器允许避免与回写操作相关联的延迟。在初始激活打开第一页并且对该页的读取/写入操作完成之后，将打开的页回写到存储器单元的阵列被延迟直到完成打开新页的后续激活操作之后。还公开了在没有另一个激活操作的情况下强制回写的技术。

Delayed Writback in Memory

Memories with delayed write-back to arrays of data corresponding to previously opened pages allow delays associated with write-back operations to be avoided. After the initial activation opens the first page and the read/write operation on the page is completed, the array that writes the open page back to the memory unit is delayed until the subsequent activation operation of opening the new page is completed. Also disclosed is a technique for forcing write-back without another activation operation.

【技术实现步骤摘要】
【国外来华专利技术】存储器中的延迟回写相关申请本申请要求于2016年4月28日提交的美国申请No.15/141,379的优先权和权益，其全部内容通过引用并入本文中。
本文的公开内容一般而言涉及具有对阵列的延迟回写的存储器设备，并且更具体而言，涉及用于支持存储器设备中的这种延迟回写操作的电路和方法。
技术介绍
自旋-扭矩磁存储器设备通过控制跨磁隧道结(MTJ)的电阻来存储信息，使得通过磁隧道结的读电流导致具有基于磁阻堆叠的状态的量值的电压降。每个磁隧道结中的电阻可以基于磁阻堆叠内的磁阻层的相对磁状态而变化。在这种存储器设备中，通常存在具有固定磁状态的磁阻堆叠的一部分和具有自由磁状态的另一部分，该自由磁状态被控制为相对于具有固定磁状态的部分的两种可能状态中的任一种。因为通过磁隧道结的电阻基于自由部分相对于固定部分的朝向而改变，所以可以通过设置自由部分的朝向来存储信息。稍后通过感测自由部分的朝向来取回信息。这种磁存储器设备在本领域中是众所周知的。诸如磁随机存取存储器(MRAM)之类的一些磁阻存储器设备支持也由其它存储器设备使用的访问协议。例如，使用同步双数据速率协议的动态随机存取存储器(DRAM)设备(例如DDRSDRAM、DDR2SDRAM、DDR3SDRAM、DDR4SDRAM等)在本领域中是众所周知的。一些MRAM设备支持这种协议，其中与用于DDRSDRAM设备的相同的操作代码导致MRAM设备中相同或相似的操作。附图说明图1和2是示出现有技术存储器设备中数据访问操作的各个方面的相对定时的框图；图3是示出根据示例性实施例的存储器设备中的数据访问操作的各个方面的相对定时的框图；图4是根据示例性实施例的磁存储器设备的一部分的示意图；图5-7是与根据示例性实施例的用于执行和支持磁存储器中的延迟回写的方法对应的流程图；以及图8是根据另一个示例性实施例的磁存储器设备的一部分的示意图以及相关联时序图。具体实施方式以下详细描述本质上仅仅是说明性的，并不旨在限制本主题的实施例或这些实施例的应用和使用。本文描述为示例性的任何实现不必被解释为比其它实现更优选或更具优势。为了说明的简单和清楚，附图描绘了各种实施例的一般结构和/或构造方式。可以省略众所周知的特征和技术的描述和细节，以避免不必要地模糊其它特征。附图中的元件不一定按比例绘制：一些特征的维度可以相对于其它元件被夸大，以帮助改进对示例实施例的理解。术语“包括”、“包含”、“具有”及其任何变体同义地用于表示非排他性的包含。术语“示例性”在“示例”而非“理想”的意义上使用。为了简明起见，本文中可能未描述本领域技术人员已知的常规技术、结构和原理，包括例如标准磁随机存取存储器(MRAM)处理技术、偏置电压的生成、磁性的基本原理以及存储器设备的基本操作原理。在本描述的过程中，根据图示各种示例性实施例的不同附图，相同的数字可以用于识别相同的元件。为简洁起见，本文中可能不会详细描述与读取和写入存储器有关的常规技术，以及某些系统和子系统(及其各个操作部件)的其它功能方面。此外，本文包含的各个图中所示的连接线旨在表示各种元件之间的示例性功能关系和/或物理耦接。应当注意的是，在本主题的实施例中可以存在许多替代或附加的功能关系或物理连接。磁存储器设备和其它存储器设备常常包括被划分为多个存储体或子阵列的存储器单元的阵列。在这种存储器设备中，可以单独访问每个存储体，使得存储体之间的访问可以交错，以优化数据吞吐量。一些磁存储器设备支持DDR存储器协议，其中激活操作打开特定存储体中的一页存储器单元。一“页”存储器单元被理解为作为一个单位(unit)一起被访问的一组存储器单元。在一些情况下，一“页”可以构成存储器单元的一“行”。打开一页将该页的数据从存储器单元的阵列移动到高速缓存或其它形式的临时存储装置中，在那里数据更容易被访问。一旦页被激活(打开)，可以执行对页的读取和写入操作。在完成对打开的页的读取/写入操作后，页被关闭。当页被关闭时，阵列返回到准备好后续页激活的状态，并且在不再次打开页的情况下无法再次访问已关闭的页中的数据以进行读取和写入。在一些存储器设备中，在激活命令期间移动到临时存储装置的数据立即被回写到阵列，并且在一些情况下，与页打开时执行的写入操作对应的数据也立即被写入阵列中的存储器单元。在这种存储器设备中，预充电操作可以仅对位线预充电并且对与页对应的字线去断言。在其它存储器设备中，在激活期间移动到临时存储装置的数据和写入打开的页的数据直到就在关闭页之前才存储到阵列中。照此，在那些存储器设备中，预充电操作还将包括执行数据从临时存储装置到阵列的回写。通过一直等到就在关闭页之前才将数据回写到阵列，存储器设备可以节省功率或改善与移动或修改数据相关联的定时规范。具有多个存储体允许打开多个页，从而实现访问的交错。这是因为每个存储体都有允许单独的读取和写入的相应的高速缓存或自己的临时存储装置。图1示出了与三个不同存储体中的三个不同页对应的多个存储器读取的交错。每个方框表示由特定操作相对于其它正在进行的操作所消耗的时间。顶行的方框表示对BANK1PAGE1的读取访问。在110处，发生对BANK1的激活操作。在激活操作期间，从阵列中与BANK1对应的部分取回与PAGE1对应的数据，并将其存储在高速缓存中以进行读取/写入访问。如下面更详细讨论的，激活操作可以非常耗时，尤其是在使用自参考读取操作来感测存储在阵列中的数据的磁阻存储器设备中。在激活之后，读取请求需要读取访问时间来取得要输出的特定数据。这与方框111对应，该方框被标记为CL，代表“CAS等待时间”。CAS等待时间是通常用于表示接收读取请求和输出与该读取请求对应的数据之间的时间的术语。那个时间与打开的页中的特定数据的选择以及该数据到存储器设备的输出端的路由对应。在方框112期间输出读取的数据。值得注意的是，仅示出了对BANK1PAGE1的单个读取访问，但是应当理解的是，在页打开时可以发生许多读取和写入访问。在与图1和2相关的现有技术存储器设备中，当完成对页的所有访问时，预充电命令使页关闭，并且在方框113处将高速缓存中的数据回写到阵列。相对于在数据在高速缓存中时执行读取和写入操作所需的时间，对阵列的这种回写操作也会是非常耗时的。如图1中所示，为了“隐藏”与各种操作相关联的延迟的一些，可以在多个存储体中打开多个页。这允许最高效地使用用于向存储器设备和从存储器设备传达命令、地址和数据的各种信号线。例如，一旦存储器已接收到对BANK1的激活命令，就可以发送与BANK2对应的第二激活命令。因为BANK2具有其自己的高速缓存，所以激活BANK2中的单独页允许BANK1的PAGE1与BANK2的PAGE1同时打开。图1中第二行的方框示出在方框120处激活BANK2PAGE1的时间与BANK1中的激活和读取的部分110-112重叠。BANK2中的读取操作在定时方面类似于BANK1中的读取操作，并且被示出为包括读取访问时间121、读取数据输出122和预充电方框123。图1的第三行示出了对BANK3的类似操作130-133。如图1中所示，因为顺序访问是在不同的存储体中(例如，首先从BANK1读取，然后是BANK2，并且然后是BANK3)，所以访问的交错允许读取的数据本文档来自技高网...

【技术保护点】
1.一种存储器的操作方法，其中所述存储器包括存储器单元的阵列，所述方法包括：接收第一激活命令和与所述存储器内的第一页对应的第一地址；响应于第一激活命令：基于第一地址从存储器单元的阵列中取回与第一页对应的第一页数据；以及将第一页数据存储在所述存储器上的第一高速缓存中；将第一页数据从第一高速缓存传送到第二高速缓存；在接收到第一激活命令后，接收第二激活命令和与所述存储器内的第二页对应的第二地址；响应于第二激活命令：基于第二地址从存储器单元的阵列中取回与第二页对应的第二页数据；以及将第二页数据存储在第一高速缓存中；以及将第一页数据从第二高速缓存写入到存储器单元的阵列中与第一地址对应的位置处。

【技术特征摘要】
【国外来华专利技术】2016.04.28 US 15/141,3791.一种存储器的操作方法，其中所述存储器包括存储器单元的阵列，所述方法包括：接收第一激活命令和与所述存储器内的第一页对应的第一地址；响应于第一激活命令：基于第一地址从存储器单元的阵列中取回与第一页对应的第一页数据；以及将第一页数据存储在所述存储器上的第一高速缓存中；将第一页数据从第一高速缓存传送到第二高速缓存；在接收到第一激活命令后，接收第二激活命令和与所述存储器内的第二页对应的第二地址；响应于第二激活命令：基于第二地址从存储器单元的阵列中取回与第二页对应的第二页数据；以及将第二页数据存储在第一高速缓存中；以及将第一页数据从第二高速缓存写入到存储器单元的阵列中与第一地址对应的位置处。2.如权利要求1所述的方法，其中，在将与第二页对应的数据存储在第一高速缓存中之后，将第一页数据写入阵列。3.如权利要求1所述的方法，其中，响应于第二激活命令，将第一页数据从第一高速缓存传送到第二高速缓存。4.如权利要求1所述的方法，还包括：在第二激活命令之前接收预充电命令，其中响应于所述预充电命令而将第一页数据从第一高速缓存传送到第二高速缓存。5.如权利要求1所述的方法，其中将第一页数据从第一高速缓存传送到第二高速缓存还包括计算用于第一页数据的奇偶校验。6.如权利要求1所述的方法，其中将第一页数据从第一高速缓存传送到第二高速缓存还包括关于第一页数据执行多数检测，其中多数检测确定第一页数据中的大多数位是处于第一状态还是第二状态，其中将第一页数据从第二高速缓存写入阵列包括当第一页中的大多数位处于第二状态时反转第一页数据中的位。7.如权利要求1所述的方法，还包括：在接收到第二激活命令之后，接收第三激活命令和第三地址；将第二地址与第三地址进行比较；以及当第三地址与第二地址匹配时，将第二页数据维持在第一高速缓存中。8.如权利要求1所述的方法，还包括：在接收到第二激活命令之后，接收第三激活命令和第三地址；将第二地址与第三地址进行比较；以及当第三地址与第二地址匹配时，阻止与第三激活命令相关联的回写操作，使得数据不响应于第三激活命令而被回写到阵列。9.如权利要求1所述的方法，还包括：在接收到第二激活命令之后，接收应当对第一高速缓存中的第二页数据执行回写的指示；以及响应于所述指示，将存储在第一高速缓存中的第二页数据写入阵列中与第二地址对应的位置处。10.如权利要求9所述的方法，其中应当执行回写的指示包括复位信号、存储命令、进入自刷新模式的命令和刷新命令之一。11.如权利要求9所述的方法，还包括：响应于应当执行回写的指示，将与阵列的附加存储体中的附加页对应的数据写入阵列。12.如权...

【专利技术属性】
技术研发人员：T·安德烈，S·M·阿拉姆，C·苏博拉玛尼安，J·S·巴尔卡图拉，
申请(专利权)人：艾沃思宾技术公司，
类型：发明
国别省市：美国,US