存储单元访问控制系统、方法和设备技术方案

本发明专利技术实施例提供一种存储单元访问控制系统、方法和设备，该系统包括：时钟偏差调节器被配置有与控制器对应的第一触发信号的延迟时间以及存储单元对应的第二触发信号的延迟时间；时钟晶振向时钟偏差调节器输出时钟信号；时钟偏差调节器的第一输出端通过第一路径与控制器连接，调节器的第二输出端通过第二路径与存储单元连接；时钟偏差调节器，用于根据第一路径延迟时间对时钟信号进行延迟处理，以在第一时刻向控制器输出第一触发信号；根据第二路径延迟时间对时钟信号进行延迟处理，以在第二时刻向存储单元输出第二触发信号。通过上述基于时钟偏移进行时钟信号调节的方案，能够有效提高对存储单元访问的效率。

Memory Cell Access Control System, Method and Equipment

The embodiment of the present invention provides a storage unit access control system, method and device, which includes: the clock deviation regulator is configured to have the delay time of the first trigger signal corresponding to the controller and the delay time of the second trigger signal corresponding to the storage unit; the clock crystal oscillation outputs the clock signal to the clock deviation regulator; and the first output terminal of the clock deviation regulator is through. The second output terminal of the regulator is connected to the storage unit through the second path through the first path connected to the controller; the clock deviation regulator is used to delay the clock signal according to the delay time of the first path to output the first trigger signal to the controller at the first time; and the clock signal is delayed according to the delay time of the second path to store at the second time. The storage unit outputs a second trigger signal. Through the above scheme of clock signal adjustment based on clock offset, the efficiency of accessing memory cells can be effectively improved.

【技术实现步骤摘要】
存储单元访问控制系统、方法和设备
本专利技术涉及计算机
，尤其涉及存储单元访问控制系统、方法和设备。
技术介绍
在对存储单元进行数据传输和访问的应用中，具体的访问周期是固定的；针对控制器的接收单元、发送单元以及存储单元都是按照相同的访问周期进行的。在现有技术中，由于在设计时各单元之间数据走线(比如，PCB走线)误差等，导致时钟偏移的出现。由于时钟偏移问题的出现，导致数据访问、数据传输不能实现同步进行，从而导致针对存储单元访问效率比较低。为了避免该类问题的出现，通常在产品生产检测阶段会对产品进行检测，若检测到该产品的时间偏移超出预设的时间偏移阈值，则认定为不良品，导致产品不良率较高。基于此，需要一种提升对存储单元进行访问效率的方案。
技术实现思路
有鉴于此，本专利技术实施例提供存储单元访问控制系统、方法和设备，本专利技术需要一种提升对存储单元进行访问效率的方案。第一方面，本专利技术实施例提供一种存储单元访问控制系统，包括：时钟晶振、时钟偏差调节器、控制器和存储单元；所述时钟偏差调节器被配置有与所述控制器对应的第一触发信号的延迟时间以及所述存储单元对应的第二触发信号的延迟时间；所述时钟本文档来自技高网...

【技术保护点】
1.一种存储单元访问控制系统，其特征在于，包括：时钟晶振、时钟偏差调节器、控制器和存储单元；所述时钟偏差调节器被配置有与所述控制器对应的第一触发信号的延迟时间以及所述存储单元对应的第二触发信号的延迟时间；所述时钟晶振向所述时钟偏差调节器输出时钟信号；所述时钟偏差调节器的第一输出端通过第一路径与所述控制器连接，所述时钟偏差调节器的第二输出端通过第二路径与所述存储单元连接；所述时钟偏差调节器，用于根据第一路径延迟时间对所述时钟信号进行延迟处理，以在第一时刻向所述控制器输出第一触发信号；根据所述第二路径延迟时间对所述时钟信号进行延迟处理，以在第二时刻向所述存储单元输出第二触发信号。

【技术特征摘要】
1.一种存储单元访问控制系统，其特征在于，包括：时钟晶振、时钟偏差调节器、控制器和存储单元；所述时钟偏差调节器被配置有与所述控制器对应的第一触发信号的延迟时间以及所述存储单元对应的第二触发信号的延迟时间；所述时钟晶振向所述时钟偏差调节器输出时钟信号；所述时钟偏差调节器的第一输出端通过第一路径与所述控制器连接，所述时钟偏差调节器的第二输出端通过第二路径与所述存储单元连接；所述时钟偏差调节器，用于根据第一路径延迟时间对所述时钟信号进行延迟处理，以在第一时刻向所述控制器输出第一触发信号；根据所述第二路径延迟时间对所述时钟信号进行延迟处理，以在第二时刻向所述存储单元输出第二触发信号。2.根据权利要求1所述的系统，其特征在于，所述时钟偏差调节器包括：时钟调节控制单元和延迟选择器；所述时钟晶振与所述延迟选择器连接，用于为所述延迟选择器提供所述时钟信号；所述时钟调节控制单元与所述延迟选择器连接；所述延迟选择器的第一输出端与所述控制器连接，用于为所述控制器提供第一触发信号；所述延迟选择器的第二输出端与所述存储单元连接，用于为所述存储单元提供第二触发信号。3.根据权利要求1所述的系统，其特征在于，所述控制器包括：接收单元和发送单元；所述第一输出端包括：与所述发送单元连接的第一发送输出端和与所述接收单元连接的第一接收输出端；通过所述第一发送输出端发送第一发送触发信号到所述发送单元；所述第一接收输出端发送第一接收触发信号到所述接收单元。4.一种电子设备，其特征在于，包括至少一个如权利要求1至3中任一项所述的存储单元访问控制系统。5.一种存储单元访问控...

【专利技术属性】
技术研发人员：许志尤，陈思颖，赖怡璋，
申请(专利权)人：歌尔股份有限公司，
类型：发明
国别省市：山东,37