一种扩展内存装置、扩展内存系统、扩展内存的访存方法制造方法及图纸

本申请公开了一种扩展内存装置，Cache一致性控制器将通过QPI总线接收到的预设CPU的访存信息发送至非易失存储器控制器；非易失存储器控制器用于将访存信息转化为非易失存储器存储介质的读写数据信息以使非易失存储器存储介质的完成读写操作。采用CPU与Cache一致性控制器通过QPI总线连接进行内存扩展，进而实现对扩展内存的读取，避免了通过I/O进行访问，大幅度提升了访问效率，并且Cache一致性控制器连接还实现了对DRAM和扩展内存的统一编址。本发明专利技术还提供扩展内存系统、扩展内存的访存方法、Cache一致性控制器、扩展内存的访存设备、计算机可读存储介质，具有如上述方法相同的有益效果。

A Memory Access Method for Expanding Memory Device, Expanding Memory System and Expanding Memory

This application discloses an extended memory device, in which the Cache consistency controller transmits the memory access information of the preset CPU received by the QPI bus to the non-volatile memory controller; the non-volatile memory controller is used to convert the memory access information into the read-write data information of the non-volatile memory storage medium so as to complete the read-write operation of the non-volatile memory storage medium. The CPU and Cache consistency controller are connected by QPI bus to expand the memory, so that the extended memory can be read, and access efficiency can be greatly improved by avoiding I/O access. Moreover, the connection of Cache consistency controller also achieves the unified address of DRAM and extended memory. The invention also provides an extended memory system, an extended memory access method, a Cache consistency controller, an extended memory access device and a computer readable storage medium, which have the same beneficial effect as the above methods.

【技术实现步骤摘要】
一种扩展内存装置、扩展内存系统、扩展内存的访存方法
本申请涉及存储领域，特别涉及一种扩展内存装置、扩展内存系统、扩展内存的访存方法、Cache一致性控制器、扩展内存的访存设备及计算机可读存储介质。
技术介绍
大数据时代环境下，服务器系统对内存的速度、容量、能耗和可靠性提出了极高的需求。目前内存技术的发展遇到了自身的问题，现有的DRAM(DynamicRandomAccessMemory，动态随机存取存储器)尺寸已经到达其CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)工艺的极限，当内存技术继续发展，工艺尺寸进一步降低，电子的微观特性将越来越明显，加上器件本身的物理特性制约等因素，传统的DRAM介质在数据可靠性、寿命、功耗等诸多问题上将面临困境。近年来，随着相变存储器PCM等为代表的非易失存储器的发展，传统的内存与存储分离的界限逐渐变得模糊，推进了存储技术的发展。随着非易失存储器技术的发展，采用非易失存储器和传统DRAM组建异构混合内存体系可以在保持成本和能耗优势的前提下大幅提升内存容量，从而避免传统计算设施中内存-磁盘访问模式本文档来自技高网...

【技术保护点】
1.一种扩展内存装置，其特征在于，包括：Cache一致性控制器、非易失存储器控制器和非易失存储器存储介质；所述Cache一致性控制器一端与预设服务器的预设CPU连接，另一端与所述非易失存储器控制器连接，所述非易失存储器存储介质与所述非易失存储器控制器连接；所述Cache一致性控制器将通过QPI总线接收到的所述预设CPU的访存信息发送至所述非易失存储器控制器；所述非易失存储器控制器用于将所述访存信息转化为所述非易失存储器存储介质的读写数据信息以使所述非易失存储器存储介质的完成读写操作。

【技术特征摘要】
1.一种扩展内存装置，其特征在于，包括：Cache一致性控制器、非易失存储器控制器和非易失存储器存储介质；所述Cache一致性控制器一端与预设服务器的预设CPU连接，另一端与所述非易失存储器控制器连接，所述非易失存储器存储介质与所述非易失存储器控制器连接；所述Cache一致性控制器将通过QPI总线接收到的所述预设CPU的访存信息发送至所述非易失存储器控制器；所述非易失存储器控制器用于将所述访存信息转化为所述非易失存储器存储介质的读写数据信息以使所述非易失存储器存储介质的完成读写操作。2.根据权利要求1所述的扩展内存装置，其特征在于，所述非易失存储器存储介质包括多个数据分区。3.根据权利要求1或2所述的扩展内存装置，其特征在于，所述非易失存储器控制器为PCM控制器，所述非易失存储器存储介质为PCM存储介质。4.一种扩展内存系统，包括预设服务器，其特征在于，包括如权利要求1至3任一项所述的扩展内存装置。5.根据权利要求4所述的扩展内存系统，其特征在于，所述预设服务器为四路服务器，其中，所述四路服务器为四个CPU之间相互连接组成环形结构的服务器，CPU与CPU之间通过QPI总线连接，每个所述CPU连接一组...

【专利技术属性】
技术研发人员：满宏涛，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41