双CPU硬件写保护功能数据复制器制造技术

本实用新型专利技术公开了一种双CPU硬件写保护功能数据复制器，包括逻辑控制器和双CPU系统，所述逻辑控制器由控制逻辑部、双口RAM、源盘控制器和目标盘控制器组成；所述双CPU系统由第一CPU、第二CPU、第一监控电路、第二监控电路、第一双向三态门、第二双向三态门、仲裁切换电路组成；所述控制逻辑部设置有CPU接口，通过第一、第二双向三态门分别与所述第一、第二CPU进行双向控制指令传输，所述控制逻辑部还分别与所述双口RAM、所述源盘控制器和所述目标盘控制器进行双向控制指令传输，所述源盘控制器向双口RAM的输入端单向传输数据信息，所述双口RAM的输出端向目标盘控制器单向传输数据信息。

【技术实现步骤摘要】
双CPU硬件写保护功能数据复制器
本技术涉及一种电子数据信息的拷贝装置，具体为一种双CPU硬件写保护功能数据复制器。
技术介绍
近年来，随着信息网络的快速发展和广泛应用，针对和利用信息网络实施的各类违法犯罪活动越来越多，计算机犯罪是一种新型的高科技犯罪，它具有智能性、隐蔽性、异地性等特点，同时对电子证据的采集、提取、固定、保存和举证也面临若干技术问题和法律问题。我国有关计算机取证的研究与实践尚在起步阶段，技术上还缺乏自主知识产权的计算机取证工具，现有的国内外同类取证工具均缺乏取证过程完整性、真实性和唯一性的验证和审计，这不仅影响到司法过程中电子数据作为证据的可信与公证性，同时也对计算机犯罪立法产生了制约。硬盘作为计算机最主要的信息存储介质，是计算机取证技术的重要获取内容，也是目前各种计算机取证工具的主要方向。目前国内外市场上，用于硬盘拷贝、数据获取的专业产品较多，但基本上都是美国厂商研制和生产，国内的同类产品只是对国外产品进行了必要的汉化，依然没有掌握电子数据取证核心技术。参考专利名称为：硬件写保护功能数据复制器(200720188183.X)，已揭示了一种硬件写保护功能数据复制器，包括逻辑控制器和CPU，所述逻辑控制器由控制逻辑部、双口RAM、源盘控制器和目标盘控制器组成，其中所述控制逻辑部设置有CPU接口与所述CPU进行双向控制指令传输，所述控制逻辑部还分别与所述双口RAM、源盘控制器和目标盘控制器进行双向控制指令传输，所述源盘控制器向双口RAM的输入端单向传输数据信息，双口RAM的输出端向目标盘控制器单向传输数据信息，所述源盘控制器设置有源盘数据接口，所述目标盘控制器设置有目标盘数据接口。当前，电子数据采集的手段主要有两种。一是通过软盘、硬盘、外接硬盘、USB存储设备等外接媒质采集；二是直接封存嫌疑人的计算机。其中外接媒质采集装置主要包括逻辑控制器和CPU，逻辑控制器设置有CPU接口与CPU进行双向控制指令传输，逻辑控制器设置有源盘数据接口和目标盘数据接口，将源盘数据接口与源盘连接，目标盘数据接口与目标盘连接，CPU控制逻辑控制器读取源盘中的数据信息，并拷贝给目标盘，进行数据信息的传递。CPU相当于是整个拷贝装置的心脏。但是由于很多工作环境恶劣、电磁干扰等原因，控制系统也很难保证可以长期可靠的运行，从而导致系统瘫痪。如何能够提高控制系统的可靠性，保证测控系统能够正常稳定的运行尤为重要。
技术实现思路
针对上述现有技术的不足，本技术所要解决的技术问题是：如何提供一个稳定的环境，能够保证在对原盘数据进行拷贝的过程中不受控制CPU故障的影响。为了解决上述技术问题，本技术采用了如下的技术方案：一种双CPU硬件写保护功能数据复制器，包括逻辑控制器和双CPU系统，其关键在于，所述逻辑控制器由控制逻辑部、双口RAM、源盘控制器和目标盘控制器组成；所述双CPU系统由第一CPU、第二CPU、第一监控电路、第二监控电路、第一双向三态门、第二双向三态门、仲裁切换电路组成；其中所述控制逻辑部设置有CPU接口，通过第一、第二双向三态门分别与所述第一、第二CPU进行双向控制指令传输，所述控制逻辑部还分别与所述双口RAM、源盘控制器和目标盘控制器进行双向控制指令传输，所述源盘控制器向双口RAM的输入端单向传输数据信息，双口RAM的输出端向目标盘控制器单向传输数据信息，所述源盘控制器设置有源盘数据接口，所述目标盘控制器设置有目标盘数据接口，第一CPU的状态输出信号通过第一监控电路与仲裁切换电路连接，第二CPU的状态输出信号通过第二监控电路与仲裁切换电路连接。所述控制逻辑部不能直接控制所述源盘控制器和所述目标盘控制器，所述控制逻辑部将命令发送到所述双口RAM进行处理，所述双口RAM内没有设置源磁盘写入命令，只设置读指令发送给所述源盘控制器，所述源盘控制器只执行读操作指令，不进行写操作，同时，即使所述源盘控制器因干扰信号误执行写操作，但其向所述双口RAM发出的写请求也无法得到逻辑控制器的支持，因此，保证了所述双口RAM只能从所述源盘控制器单向读取信息。作为优化，所述逻辑控制器为现场可编程门阵列FPGA，所述FPGA设置有初始化接口，所述初始化接口连接有配置芯片。配置芯片内存储有所述逻辑控制器的初始化数据，在逻辑控制器开机时，配置芯片为所述逻辑控制器的启动提供数据支持。作为优化，所述初始化接口并列设置有数据传输端DATAO和片选端nCSO。作为优化，所述第二CPU为第一CPU的热备份，第一、第二CPU在任务上同步运行。作为优化，所述第一、第二双向三态门的控制端同时受仲裁切换电路控制。作为优化，监控电路采用了具有电源监控电路和看门狗功能的微处理芯片。本技术的有益效果是：当两CPU都正常运行的情况下，系统默认第一CPU为主机，第二CPU为副机。当主机出现故障时，通过监控电路的信号，仲裁切换电路会发出信号自动切换其输出通道，并通过CPU的工作只是系统报警。同时，系统将切换到另一个另一个备用的CPU并打开其通道，副机状态更改为主机状态。这样在从源盘向目标盘的单项数据传输的时候，能够提供一个安全可靠的控制环境。附图说明图1为本技术具体实施方式所述的双CPU硬件写保护功能数据复制器的电路原理示意图；图2是本技术实施方式所述的双CPU硬件写保护功能数据复制器的仲裁切换电路原理图。具体实施方式下面结合附图对本技术作进一步的详细说明。本实施方式中，如图1-2所示，一种双CPU硬件写保护功能数据复制器，包括逻辑控制器和双CPU系统，其关键在于，所述逻辑控制器由控制逻辑部1、双口RAM4、源盘控制器2和目标盘控制器3组成；所述双CPU系统由第一CPU51、第二CPU54、第一监控电路52、第二监控电路55、第一双向三态门53、第二双向三态门56、仲裁切换电路5组成；其中所述控制逻辑部设置有CPU接口，通过第一、第二双向三态门分别与所述第一、第二CPU进行双向控制指令传输，所述控制逻辑部1还分别与所述双口RAM4、源盘控制器2和目标盘控制器3进行双向控制指令传输，所述源盘控制器2向双口RAM4的输入端单向传输数据信息，所述双口RAM4的输出端向所述目标盘控制器3单向传输数据信息，所述源盘控制器2设置有源盘数据接口，所述目标盘控制器3设置有目标盘数据接口，所述第一CPU51的状态输出信号通过所述第一监控电路52与所述仲裁切换电路5连接，所述第二CPU54的状态输出信号通过所述第二监控电路55与所述仲裁切换电路5连接。所述控制逻辑部1不能直接控制所述源盘控制器2和所述目标盘控制器3，所述控制逻辑部1将命令发送到所述双口RAM4进行处理，所述双口RAM4内没有设置源磁盘写入命令，只设置读指令发送给所述源盘控制器2，所述源盘控制器2只执行读操作指令，不进行写操作，同时，即使所述源盘控制器2因干扰信号误执行写操作，但其向所述双口RAM4发出的写请求也无法得到所述逻辑控制器1的支持，因此，保证了所述双口RAM4只能从所述源盘控制器3单向读取信息。本实施例中，所述逻辑控制器为现场可编程门阵列FPGA，所述FPGA设置有初始化接口，所述初始化接口连接有配置芯片。配置芯片内存储有所述逻辑控制器的初始化数据，在逻辑控制器开机时，配置芯本文档来自技高网...

【技术保护点】
1.一种双CPU硬件写保护功能数据复制器，其特征在于，包括逻辑控制器和双CPU系统；所述逻辑控制器由控制逻辑部、双口RAM、源盘控制器和目标盘控制器组成；所述双CPU系统由第一CPU、第二CPU、第一监控电路、第二监控电路、第一双向三态门、第二双向三态门、仲裁切换电路组成；所述控制逻辑部设置有CPU接口，通过所述第一、第二双向三态门分别与所述第一、第二CPU进行双向控制指令传输，所述控制逻辑部还分别与所述双口RAM、所述源盘控制器和所述目标盘控制器进行双向控制指令传输，所述源盘控制器向所述双口RAM的输入端单向传输数据信息，所述双口RAM的输出端向所述目标盘控制器单向传输数据信息，所述源盘控制器设置有源盘数据接口，所述目标盘控制器设置有目标盘数据接口。

【技术特征摘要】
1.一种双CPU硬件写保护功能数据复制器，其特征在于，包括逻辑控制器和双CPU系统；所述逻辑控制器由控制逻辑部、双口RAM、源盘控制器和目标盘控制器组成；所述双CPU系统由第一CPU、第二CPU、第一监控电路、第二监控电路、第一双向三态门、第二双向三态门、仲裁切换电路组成；所述控制逻辑部设置有CPU接口，通过所述第一、第二双向三态门分别与所述第一、第二CPU进行双向控制指令传输，所述控制逻辑部还分别与所述双口RAM、所述源盘控制器和所述目标盘控制器进行双向控制指令传输，所述源盘控制器向所述双口RAM的输入端单向传输数据信息，所述双口RAM的输出端向所述目标盘控制器单向传输数据信息，所述源盘控制器设置有源盘数据接口，所述目标盘控制器设置有目标盘数据接口。2.根据权利要求1...

【专利技术属性】
技术研发人员：杨嘉渔，朱容宇，夏斌，杨洋，梅江，
申请(专利权)人：重庆爱思网安信息技术有限公司，
类型：新型
国别省市：重庆,50