全垫覆盖边界扫描制造技术

在所描述的实例中，一种集成电路(200)包含功能电路(214)及测试电路(212)。一组垫(P0‑P4)在第一状态中可操作用于将测试信号传达到所述测试电路(212)，并且在第二状态中可操作用于将输入/输出信号传达到所述功能电路(214)。不同于所述一组垫(P0‑P4)的第二组垫(P5‑P9)在所述第二状态中可操作用于将测试信号传达到所述测试电路(212)，用于测试在所述第二状态中与所述一组垫(P0‑P4)相关联的信号。

【技术实现步骤摘要】
【国外来华专利技术】全垫覆盖边界扫描本专利技术涉及集成电路及印刷电路板的边界扫描。
技术介绍
边界扫描是用于测试集成电路(IC)或印刷电路板(PCB)上的逻辑、存储器及其它电路的方法及相关电路处理。通常，对于边界扫描，IC上包含四个或五个引脚，每一引脚对应于相应专用测试访问端口(TAP)信号，用于测试IC或IC被组装到其中的PCB上的互连件。具体来说，TAP信号可用于确定IC是否正常工作，是否连接到PCB，以及还用于通过观测IC引脚状态或测量电压进行调试。可在制造时实现测试，例如通过自动化测试设备(ATE)，以及在现场进行的后续测试(例如，在装置已经出售或位于市场中之后)。与边界扫描相关的额外细节及标准化由联合测试行动小组(JTAG)制定，并在IEEE1149标准及其.x子标准中规定。作为进一步的背景，图1绘示具有常规边界扫描架构的IC10的电框图。为简化起见，IC10被展示为包含：测试访问端口TAP控制器12，其用于与TAP信号介接并与JTAG测试相关；及IC功能电路14，其有时被称为核心，其为IC10的各种电路功能的一般描绘，除JTAG测试之外。IC10还包含数个I/O垫P0到P15，展示在围绕装置周边的各个位置处。垫P0到P4运载相应且已知的JTAGTAP相关信号，如下表1中所展示。表1引脚JTAG信号功能P0TDO测试数据输出P1TRST测试复位P2TMS测试模式选择P3TCK测试时钟P4TDI测试数据输入如表1中所指示，垫P4允许输入JTAG测试数据，且垫P0允许其输出，而其余垫P1到P3向TAP控制器12提供信号。指令寄存器16存储当前JTAG指令，通常用以指示关于所接收的信号所采取的操作(例如，定义信号应传递到哪一数据寄存器)。旁路寄存器18是单个位寄存器，其允许TDI绕过单元链C0到C15，以便直接从输入传递到输出。ID寄存器20用于存储针对IC10的ID码及版本号，由此允许IC10链接到存储针对IC10的边界扫描配置信息的文件。除JTAG相关垫P0到P4之外，其余IC垫P5到P15中的每一者通过相应边界扫描单元C5到C15连接到功能电路14。因此，此类垫表示IC10的I/O，结合其由功能电路14实现的预期操作。然而，结合JTAG测试，扫描单元C5到C15中的每一者连接到至少一个其它扫描单元，由此形成扫描链。为了JTAG目的，数据可由相应垫输入到每一单元，或者在每一单元中从功能电路14捕获，然后此类数据可沿着链连续移位，使得从最后的此类单元C15输出为TDO信息。因此，以此方式，可评估来自功能电路14的I/O连接性及数据状态以确认IC10的正确操作。上文所描述的技术已经证明在跨越众多架构的IC及PCB测试中是有效的，但IEEE1149.x标准要求JTAG垫本身不连接到相应扫描单元。因此，在图1的实例中，垫P0到P4未连接到此类相应单元。然而，此类授权施加了限制。
技术实现思路
在所描述的实例中，一种集成电路包含功能电路及测试电路。所述集成电路还包含一组垫，其在第一状态中可操作用于将测试信号传达到所述测试电路，并且在第二状态中可操作用于将输入/输出信号传达到所述功能电路。所述集成电路还包含第二组垫，其不同于所述一组垫，在所述第二状态中可操作用于将测试信号传达到所述测试电路，用于测试在所述第二状态中与所述一组垫相关联的信号。附图说明图1绘示具有常规边界扫描架构的IC10的电框图。图2a绘示根据实例实施例并且在用于接收第一组JTAG测试信号的第一切换状态中的IC200的电框图。图2b绘示图2a的并且在用于接收第二组JTAG测试信号的第二切换状态中的IC200的电框图。图3绘示IC200的操作的实例方法300的流程图。图4绘示替代实例实施例IC200'的电框图。图5绘示可用于图4的IC200'中的单元的单元Cx的结构。具体实施方式图2a及2b绘示根据实例实施例的IC200的电框图。IC200包含与上文结合图1所描述的功能框相当的各种功能框。为清楚起见，通过将200添加到图1的参考数字来对图2a及2b中的那些框进行编号。因此，结合处理JTAG信号及IC功能性，IC200包含TAP控制器212、功能电路(或核心)214、指令寄存器216、旁路寄存器218及ID寄存器220。然而，结合实例实施例，此类框与来自两个不同相应组垫(例如，引脚)的一组JTAG信号结合而操作。在图2a中，展示了第一组此类JTAG信号，其中在垫P0到P4上具有下标0。在图2b中，展示了第二组此类JTAG信号，其中在垫P5到P9上具有下标1。因此，如下文所描述，IC200在两种不同状态中可操作，每种状态都用不同的切换信号路径实现，其中图2a指示在二元意义上指示为状态0的第一此类状态，并且其中图2b指示在二元意义上指示为状态1的第二此类状态。如下文所描述，此类状态可通过状态机或相当的控制来实施，借此所组合的两个状态允许IC200的所有垫的完全JTAG边界扫描。更详细地参考图2a，IC200包含数个垫P0到P15，使得实例IC200是16引脚装置。此外，针对每一垫存在相应边界扫描单元C0到C15，由此形成边界单元扫描链。因此，在实例实施例中，每一装置垫出于下文进一步所描述的原因而具有对应边界扫描单元，与固定JTAG垫不具有对应边界扫描单元的常规技术(例如图1的实例中所表示)形成对比。如上文所描述，图2a中展示第一组垫，即垫P0到P4，其用于接收第一组JTAG信号，如下表2中所概述。表2垫JTAG信号P0TDO0P1TRST0P2TMS0P3TCK0P4TDI0此外，表2的垫P0到P4中的每一者连接到相应切换元件S0到S4，使得在如图2所展示的第一状态中，每一此类切换元件将垫互连，使得其相应JTAG信号被适当地路由以实现JTAG测试。因此，在此第一状态中：(i)垫P1到P3连接到TAP控制器212；(ii)垫P0经连接以从边界扫描单元C15接收数据作为TDO0，形成边界链的单元序列中的最后一个单元如图2a中所配置；及(iii)垫P4经连接使得其TDI0信号可经由多路复用器222及切换元件S222输入到边界扫描链，从边界扫描单元C5开始，并且所述信号也连接到指令寄存器216、旁路寄存器218及ID寄存器220。如图2a中所展示的IC200还包含第二组垫，即垫P5到P9，所述垫中的每一者连接到相应切换元件S5到S9，使得在第一状态中，如图2a中所展示，每一此类切换元件将垫互连到扫描单元链中的相应边界扫描单元，如下表3中所概述。表3垫单元P5C5P6C6P7C7P8C8P9C9此外，在第一状态中，边界单元C5到C9中的每一者提供相应垫之间、通过述单元、到功能电路214的专用通过连接性路径。在这方面，“专用”指示每一边界垫仅允许在一个相应引脚与功能电路214之间通过。因此，此类连接性允许来自垫或功能电路214的信号被捕获在相应单元中，并且接着信号可以循序方式被移位到下一连续单元，使得最终从扫描单元链提供信号作为输出数据TDO。IC200还包含除第一或第二组垫中的垫以外的垫，其中此类额外垫因此可被认为是第三组垫，其不可操作以接收JTAG信号。在图2a的实例中，此第三组垫被展示为垫P10到P15。第三组垫中的每一垫优选地直接连接(即，不具有如第一及第二组垫那样的切换本文档来自技高网...

【技术保护点】
1.一种集成电路，其包括：功能电路；测试电路；第一组垫，其在第一状态中可操作用于将测试信号传达到所述测试电路，并且在第二状态中可操作用于将输入/输出信号传达到所述功能电路；及第二组垫，其不同于所述第一组垫，在所述第二状态中可操作用于将测试信号传达到所述测试电路，用于测试在所述第二状态中与所述第一组垫相关联的信号。

【技术特征摘要】
【国外来华专利技术】2016.04.29 US 15/143,4541.一种集成电路，其包括：功能电路；测试电路；第一组垫，其在第一状态中可操作用于将测试信号传达到所述测试电路，并且在第二状态中可操作用于将输入/输出信号传达到所述功能电路；及第二组垫，其不同于所述第一组垫，在所述第二状态中可操作用于将测试信号传达到所述测试电路，用于测试在所述第二状态中与所述第一组垫相关联的信号。2.根据权利要求1所述的集成电路，其中所述测试电路包括可配置扫描链，所述可配置扫描链包括多个扫描单元，其中所述多个扫描单元中的每一单元与所述第一组垫及所述第二组垫中的一者中的相应垫相关联。3.根据权利要求2所述的集成电路，其进一步包括：电路，其用于在所述第一状态中配置所述可配置扫描链，使得第一组垫传达绕过所述可配置扫描链中的相应扫描单元的测试信号；及电路，其用于在所述第二状态中配置所述可配置扫描链，使得所述第二组垫传达绕过所述可配置扫描链中的相应扫描单元的测试信号，并且用于测试在所述第二状态中连接到所述第一组垫中的相应垫的边界单元。4.根据权利要求2所述的集成电路，其中所述多个扫描单元中的每一扫描单元包括：串行寄存器，其用于接收串行链数据；及电路，其用于在操作所述单元用于将测试信号传达到所述测试电路用于测试在所述第二状态中与所述第一组垫相关联的信号时，阻止所述串行寄存器中的串行链数据到达对应于所述串行寄存器的垫。5.根据权利要求1所述的集成电路，其中在所述第一状态中的所述测试信号及在所述第二状态中的所述测试信号包括JTAG信号。6.根据权利要求1所述的集成电路，其中所述第一组垫包括双用途垫。7.根据权利要求1所述的集成电路，其中所述第一组垫包括用于在一个时间传达JTAG测试信号的垫，及用于在另一时间传达UART信号的垫。8.根据权利要求1所述的集成电路，其中所述第一组垫包括用于在一个时间传达JTAG测试信号的垫，及用于在另一时间传达SPI信号的垫。9.根据权利要求1所述的集成电路，其中所述第一组垫包括用于在一个时间传达JTAG测试信号的垫，及用于在另一时间传达功能接口信号的垫。10.根据权利要求...

【专利技术属性】
技术研发人员：P·纳拉亚南，R·米塔尔，R·梅赫罗特拉，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US