一种锁相环路的带宽控制系统和方法技术方案

本发明专利技术实施例提供了一种锁相环路的带宽控制系统和方法，涉及电子技术领域。该系统包括：锁相环路和锁定检测模块，锁相环路包含电荷泵模块；其中，电荷泵模块连接锁定检测模块；锁定检测模块，用于依据锁相环路的参考信号和反馈信号，输出标志位信号到电荷泵模块；电荷泵模块，用于依据标志位信号对锁相环路的环路带宽进行控制，其中，锁相环路处于捕捉状态时，增大锁相环路中的充电电流和放电电流，以增大锁相环路的环路带宽；锁相环路处于锁定状态时，减少锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。本发明专利技术实施例可在锁相环路工作的不同阶段变换带宽，从而满足锁定速度和时钟性能的要求。

A Bandwidth Control System and Method for PLL

The embodiment of the invention provides a bandwidth control system and method of a phase-locked loop, which relates to the field of electronic technology. The system consists of a phase-locked loop and a lock detection module, in which the charge pump module is connected with the lock detection module; a lock detection module is used to output the mark signal to the charge pump module based on the reference signal and feedback signal of the lock-in loop; and a charge pump module is used to control the loop bandwidth of the lock-in loop according to the mark signal. When the PLL is in the capture state, the charging current and discharge current in the PLL are increased to increase the loop bandwidth of the PLL; when the PLL is in the lock state, the charging current and discharge current in the PLL are reduced to reduce the loop bandwidth of the PLL. The embodiment of the invention can transform the bandwidth at different stages of the phase-locked loop operation to meet the requirements of locking speed and clock performance.

【技术实现步骤摘要】
一种锁相环路的带宽控制系统和方法
本专利技术涉及电子
，特别是涉及一种锁相环路的带宽控制系统和一种锁相环路的带宽控制方法。
技术介绍
目前，很多应用需要时钟锁定系统中的锁相环路(PhaseLockedLoop，PLL)快速锁定，因此设计上需要增大捕捉过程的带宽，使锁相环路加速进入锁定状态。通常，时钟锁定系统中的锁相环路(简称时钟环路)设计从捕捉入锁阶段到锁定输出阶段，带宽都是固定的，即一组输入设置对应一个固定的设计带宽。锁相环路的带宽越大，对需要纠正的频率误差和相位误差的反应就越快，就能在更短时间内达到目标频率值。但是，锁定后大带宽会带来：输入频率及PLL中的杂散(Spur)信号引入更多的噪声叠加到输出时钟上，导致噪声滤除、减小效果变差的问题。这些问题在锁相环路锁定后比较明显，是影响输出时钟性能的主要障碍之一。
技术实现思路
鉴于上述问题，本专利技术实施例提供一种锁相环路的带宽控制系统和相应的一种锁相环路的带宽控制方法，解决现有锁相环路不能同时满足锁定速度和输出时钟性能要求的问题。为了解决上述问题，本专利技术实施例公开了一种锁相环路的带宽控制系统，包括：锁相环路和锁定检测模块，所述锁相环路包含电荷泵模块；其中，所述电荷泵模块连接所述锁定检测模块；所述锁定检测模块，用于依据所述锁相环路的参考信号和反馈信号，输出标志位信号到所述电荷泵模块；所述电荷泵模块，用于依据所述标志位信号对所述锁相环路的环路带宽进行控制，其中，所述锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。可选的，所述电荷泵模块包含充电支路和放电支路；在所述锁相环路处于捕捉状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流；在所述锁相环路处于锁定状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。可选的，所述充电支路包含充电控制端，所述放电支路包含放电控制端；所述锁定检测模块的输出端分别连接所述充电控制端和所述放电控制端，且所述充电支路通过所述充电控制端接收所述标志位信号，以及所述放电支路通过所述放电控制端接收所述标志位信号的反信号。可选的，所述锁相环路还包括：环路滤波器模块，且所述环路滤波器模块与所述电荷泵模块连接；其中，所述充电支路用于对所述环路滤波器模块的控制电压进行充电，所述放电支路用于对所述环路滤波器模块的控制电压进行放电。可选的，所述充电支路包含第一晶体管，且通过所述第一晶体管与所述锁定检测模块相连接；所述放电支路包含第二晶体管，且通过所述第二晶体管与所述锁定检测模块相连接；当所述第一晶体管导通且所述第二晶体管截止时，通过所述充电支路对所述环路滤波器模块的控制电压进行充电；当所述第一晶体管截止且所述第二晶体管导通时，通过所述放电支路对所述环路滤波器模块的控制电压进行放电。可选的，所述锁相环路还包含：鉴频鉴相模块和分频器模块；其中，所述鉴频鉴相模块，用于接收所述锁相环路的参考信号和通过所述分频器模块输出的所述反馈信号。本专利技术实施例还公开了一种锁相环路的带宽控制方法，包括：对锁相环路的参考信号和反馈信号进行检测，生成标志位信号；依据所述标志位信号对所述锁相环路的环路带宽进行控制；其中，所述依据所述标志位信号对所述锁相环路的环路带宽进行控制，包括：所述锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。可选的，所述依据所述标志位信号对所述锁相环路的环路带宽进行控制，包括：依据所述标志位信号，确定所述锁相环路的当前状态；当所述当前状态为捕捉状态，采用所述标志位信号控制所述锁相环路中的充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流；当所述当前状态为锁定状态，采用所述标志位信号控制所述锁相环路中的充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。可选的，所述依据所述标志位信号，确定所述锁相环路的当前状态，包括：判断所述标志位信号是否为锁相环路的锁定信号；若是，则确定所述锁相环路的当前状态为锁定状态；否则，确定所述锁相环路的当前状态为捕捉状态。可选的，所述依据所述标志位信号对所述锁相环路的环路带宽进行控制，还包括：通过所述充电支路的充电控制端接收所述标志位信号，并通过所述放电支路的放电控制端接收所述标志位信号的反信号。本专利技术实施例包括以下优点：本专利技术实施例中，可在锁相环路工作的不同阶段变换带宽，从而满足锁定速度和时钟性能的要求。具体的，通过对电荷泵增益在入锁捕捉过程和锁定后的分段调制，满足了捕捉过程的快速收敛要求，使得锁相环路可以正常入锁，同时优化了锁相环路锁定后时钟噪声性能，从而能够抑制输出时钟噪声。附图说明图1是本专利技术实施例的一种锁相环路的带宽控制系统的结构示意图；图2是本专利技术的一种锁相环路的带宽控制方法实施例的步骤流程图；图3是本专利技术一个示例中的一种锁相环路的带宽控制系统的结构示意图；图4是本专利技术一示例中的一种锁相环路的带宽控制方法实施例的步骤流程图；图5是本专利技术一个示例中的电荷泵模块中充电支路和放电支路的控制示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。时钟锁定系统为集成电路设计提供了可编程多种时钟输出的需求，其中关键问题在于快速锁定的同时保证时钟的精准度。需要说明的是，精准度在频域可称为相位噪声，换算成时域可称为时钟抖动。锁相环路中各模块作为噪声源经过不同的传递函数叠加在一起最终在输出时钟上呈现出锁相环路的相位噪声。该噪声可按照频段分为带内噪声和带外噪声。带内噪声的主要来源是电荷泵和输入参考源。电荷泵的增益过大会导致电流失配增大，带内噪声增大；而过小的电荷泵增益会对分频数较高的设计带来系统捕捉过程不收敛的系统问题。本专利技术实施例提供了一种锁相环路的带宽控制系统，可在锁相环路工作的不同阶段变换锁相环路的带宽，从而满足锁定速度和时钟性能的要求。参照图1，示出了本专利技术实施例的一种锁相环路的带宽控制系统的结构示意图。本专利技术实施例中，锁相环路的带宽控制系统可以包括：锁相环路110和锁定检测模块120，该锁相环路110包含电荷泵模块111。其中，所述电荷泵模块111连接所述锁定检测模块120。所述锁定检测模块120，用于依据所述锁相环路110的参考信号FREF和反馈信号FBK，输出标志位信号lock到所述电荷泵模块111。如图1所示，参考信号FREF可以是输入到锁相环路的基准频率信号；反馈信号FBK可以是锁相环路输出的，并反馈到该锁相环路的输入端重新输入的信号。所述电荷泵模块111，用于依据所述标志位信号lock对所述锁相环路110的环路带宽进行控制。具体的，所述锁相环路110处于捕捉状态时，增大所述锁相环路110中的充电电流和放电电流，以增大所述锁相环路110的环路带宽；所述锁相环路110处于锁定状态时，减少所述锁相环路110中的充电本文档来自技高网...

【技术保护点】
1.一种锁相环路的带宽控制系统，其特征在于，包括：锁相环路和锁定检测模块，所述锁相环路包含电荷泵模块；其中，所述电荷泵模块连接所述锁定检测模块；所述锁定检测模块，用于依据所述锁相环路的参考信号和反馈信号，输出标志位信号到所述电荷泵模块；所述电荷泵模块，用于依据所述标志位信号对所述锁相环路的环路带宽进行控制，其中，所述锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。

【技术特征摘要】
1.一种锁相环路的带宽控制系统，其特征在于，包括：锁相环路和锁定检测模块，所述锁相环路包含电荷泵模块；其中，所述电荷泵模块连接所述锁定检测模块；所述锁定检测模块，用于依据所述锁相环路的参考信号和反馈信号，输出标志位信号到所述电荷泵模块；所述电荷泵模块，用于依据所述标志位信号对所述锁相环路的环路带宽进行控制，其中，所述锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。2.根据权利要求1所述的系统，其特征在于，所述电荷泵模块包含充电支路和放电支路；在所述锁相环路处于捕捉状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流；在所述锁相环路处于锁定状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。3.根据权利要求2所述的系统，其特征在于，所述充电支路包含充电控制端，所述放电支路包含放电控制端；所述锁定检测模块的输出端分别连接所述充电控制端和所述放电控制端，且所述充电支路通过所述充电控制端接收所述标志位信号，以及所述放电支路通过所述放电控制端接收所述标志位信号的反信号。4.根据权利要求2或3所述的系统，其特征在于，所述锁相环路还包括：环路滤波器模块，且所述环路滤波器模块与所述电荷泵模块连接；其中，所述充电支路用于对所述环路滤波器模块的控制电压进行充电，所述放电支路用于对所述环路滤波器模块的控制电压进行放电。5.根据权利要求2或3所述的系统，其特征在于，所述充电支路包含第一晶体管，且通过所述第一晶体管与所述锁定检测模块相连接；所述放电支路包含第二晶体管，且通过所述第二晶体管与所述锁定检测模块相连接；当所述第一晶体管导通且所述第二晶体管截止时，...

【专利技术属性】
技术研发人员：杨丽琼，邱国，丁健平，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京,11