一种适用于可更换密码算法IP核的通用更替电路制造技术

本发明专利技术涉及公开了一种适用于可更换密码算法IP核的通用更替电路，包括：AXI接口用于向可更换密码算法IP核中配置参数，外部功能模块向输入数据FIFO写入待加解密的明问和密文数据，可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据，可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO，外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据；输入数据FIFO的写时钟和外部功能模块时钟一致，输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致；输出数据FIFO的写时钟和可更换密码算法IP核的时钟一致，输出数据FIFO的读时钟与外部功能模块时钟一致。使用本发明专利技术设计的通用更替电路可以减少密码算法更换时接口模块的工作量，使ASIC、FPGA设计、升级更简便。

A General Replacement Circuit for Replaceable Cryptographic IP Core

The invention discloses a general replacement circuit for replaceable cryptographic algorithm IP core, which includes: AXI interface is used to configure parameters in replaceable cryptographic algorithm IP core, external function module writes explicit and ciphertext data to input data FIFO, replaceable cryptographic algorithm IP core reads plaintext and ciphertext data to be encrypted and decrypted from input data FIFO, and replaceable cipher data. The algorithm IP core writes the plaintext and ciphertext data calculated by encryption and decryption into the output data FIFO, and the external function module reads the plaintext and ciphertext data calculated by encryption and decryption from the output data FIFO; the writing clock of the input data FIFO is consistent with that of the external function module; the reading clock of the input data FIFO is consistent with that of the replaceable cipher algorithm IP core; and the writing clock and the changing clock of the output data FIFO are consistent with those of the external function module The clock of the IP core of the cipher exchange algorithm is the same, and the reading clock of the output data FIFO is the same as that of the external function module. The universal replacement circuit designed by the invention can reduce the workload of the interface module when the cryptographic algorithm is replaced, and make the design and upgrade of ASIC and FPGA more convenient.

【技术实现步骤摘要】
一种适用于可更换密码算法IP核的通用更替电路
本专利技术涉及一种通用更替电路，特别是一种适用于可更换密码算法IP核的通用更替电路。
技术介绍
当密码算法安全强度不能满足实际需求、可更换密码算法IP核升级换代或密码算法类型更换为其他算法时，需要更换原可更换密码算法IP核。在可更换密码算法IP核设计中，通常会设计密码算法参数接口、密钥接口、加/解密命令接口、明/密文数据输入接口、工作模式接口、加/解密结果输出接口等。由于每种密码算法消息分组长度、密钥长度、工作类型等特征不同，导致每种可更换密码算法IP核接口不同，这会增加更换可更换密码算法IP核的工作量。
技术实现思路
本专利技术的目的在于提供一种适用于可更换密码算法IP核的通用更替电路，用于在ASIC和FPGA设计中对可更换密码算法IP核进行更换或升级。本专利技术一种适用于可更换密码算法IP核的通用更替电路，一种适用于可更换密码算法IP核的通用更替电路，包括：AXI接口、输入数据FIFO、可更换密码算法IP核和输出数据FIFO；AXI接口用于向可更换密码算法IP核中配置参数，外部功能模块向输入数据FIFO写入待加解密的明问和密文数据，可更换本文档来自技高网...

【技术保护点】
1.一种适用于可更换密码算法IP核的通用更替电路，其特征在于，包括：AXI接口、输入数据FIFO、可更换密码算法IP核和输出数据FIFO；AXI接口用于向可更换密码算法IP核中配置参数，外部功能模块向输入数据FIFO写入待加解密的明问和密文数据，可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据，可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO，外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据；输入数据FIFO的写时钟和外部功能模块时钟一致，输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致；输出数据FIFO的写时钟和可更换密码算法I...

【技术特征摘要】
1.一种适用于可更换密码算法IP核的通用更替电路，其特征在于，包括：AXI接口、输入数据FIFO、可更换密码算法IP核和输出数据FIFO；AXI接口用于向可更换密码算法IP核中配置参数，外部功能模块向输入数据FIFO写入待加解密的明问和密文数据，可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据，可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO，外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据；输入数据FIFO的写时钟和外部功能模块时钟一致，输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致；输出数据FIFO的写时钟和可更换密码算法IP核的时钟一致，输出数据FIFO的读时钟与外部功能模块时钟一致。2.如权利要求1所述的适用于可更换密码算法IP核的通用更替电路，其特征在于，参数包括密码算法参数、密钥以及工作模式。3.如权利要求1所述的适用于可更换密码算法IP核的通用更替电路，其特征在于，可更换密码算法IP核若需提高密码算法IP的计算效率，则将其时钟设置为快时钟；若不需提高密码算法IP的计算效率，将可更换密码算法IP核时钟设置为与外部功能模块的同频时钟；若为降低功耗，则将可更换密码算法IP核时钟设置为慢时钟。4.如权利要求1所述的适用于可更换密码算法IP核的通用更替电路，其特征在于，向输出数据FIFO4写入的数据的位宽适应可更换密码算法IP核的分组长度，从输出数据FIFO读出的数据的位宽为32位。5.如权利要求1所述...

【专利技术属性】
技术研发人员：许静雯，万星，徐川，罗重，赵暾，安东博，邓威，郭慧波，宋峙峰，杨博，冯志华，
申请(专利权)人：北京计算机技术及应用研究所，
类型：发明
国别省市：北京,11