GOA电路结构制造技术

本发明专利技术公开一种GOA电路结构，所述GOA电路结构包括一上拉控制单元、一上拉单元、一下传单元、一下拉单元、一下拉维持单元以及一附加薄膜晶体管。通过设置所述附加薄膜晶体管，并且在所述附加薄膜晶体管的栅极电性连接一控制信号端，可降低干扰所述GOA电路结构的栅极信号输出端的输出波形的情形。

GOA Circuit Structure

The invention discloses a GOA circuit structure, which comprises an up-pull control unit, a up-pull unit, a down-transfer unit, a down-pull unit, a down-pull maintenance unit and an additional thin film transistor. By setting the additional thin film transistor and electrically connecting the gate of the additional thin film transistor to a control signal terminal, the output waveform of the gate signal output terminal interfering with the GOA circuit structure can be reduced.

【技术实现步骤摘要】
GOA电路结构
本专利技术是有关于一种GOA电路结构，特别是有关于一种改善信号点Q(n)波形的GOA电路结构。
技术介绍
液晶面板的工作原理是在薄膜晶体管阵列基板(ThinFilmTransistorArraySubstrate，TFTArraySubstrate)与彩色滤光片基板(ColorFilter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，将背光模组的光线折射出来产生画面。液晶面板内具有多个呈阵列式排布的像素，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，源极(Source)连接至垂直方向的数据线，漏极(Drain)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。GateDriveronArray，简称GOA，是利用现有的薄膜晶体管液晶面板的阵列(Array)制程将栅极行扫描驱动电路集成制作在TFT阵列基板上，实现对栅极进行扫描的驱动方式。使用GOA驱动电路来代替传统的栅极驱动芯片(IC)，有机会提升产能并降低产品成本，而且可以使液晶面板更适合制作窄边框或无边框的显示产品。如图1所示，为现有的GOA电路，主要结构包括一上拉控制单元11、一上拉单元12、一下传单元13、一下拉单元14、一下拉维持单元15及一自举电容Cbt。所述上拉单元12主要负责将时钟信号(Clock)输出为栅极信号；所述上拉控制单元11负责控制上拉单元12的打开时间，，所述下拉单元14负责在第一时间将栅极信号拉低为低电位，即关闭栅极信号；所述下拉维持单元15则负责将栅极输出信号及上拉单元14的栅极信号(通常称为Q点)维持在关闭状态(即负电位)；所述自举电容Cbt则负责Q点的二次抬升，这样有利于所述上拉单元12的G(n)输出。如图1及2所示，假设信号第n-4级GOA电路的级传信号输出端ST(n-4)及第n-4级GOA电路的栅极信号输出端G(n-4)对应时钟信号CK1，第n级GOA电路的栅极信号点Q(n)对应时钟信号CK5。在理想情况下，当所述级传信号输出端ST(n-4)及第n-4级GOA电路的栅极信号输出端G(n-4)从高电位变为低电位时，所述上拉控制单元11的薄膜晶体管T11立即关闭，所述栅极信号点Q(n)被所述自举电容Cbt拉至更高的一电位。然而，在实际情况中，所述GOA电路中包含诸多电阻、电容结构，会因电阻及电容延迟(RCdelay)的原因导致所述级传信号输出端ST(N-4)及所述栅极信号输出端G(N-4)不会从高电位瞬间降低至低电位，而变为一个缓慢下降的电压，在此过程中，所述薄膜晶体管T11仍处于微开启状态，会导致所述栅极信号点Q(n)电位下降影响所述上拉单元12的薄膜晶体管T21的开启，进而影响第n级GOA电路的栅极信号输出端G(n)的输出波形。
技术实现思路
本专利技术的目的在于提供一种GOA电路结构，通过设置附加薄膜晶体管，并且在附加薄膜晶体管的栅极电性连接控制信号端(P(n-3))，可降低干扰所述栅极信号输出端(G(n))的输出波形的情形。为达成本专利技术的前述目的，本专利技术一实施例提供一种GOA电路结构，所述GOA电路结构包括一上拉控制单元、一上拉单元、一下传单元、一下拉单元、一下拉维持单元以及一附加薄膜晶体管(T23)；其中所述上拉单元、所述下传单元、所述下拉单元及所述下拉维持单元与第n级GOA电路的栅极信号输出端(G(n))电性连接，n为自然数；所述上拉控制单元、所述下传单元、所述下拉单元及所述下拉维持单元与第n级GOA电路的栅极信号点(Q(n))电性连接；所述附加薄膜晶体管(T23)的一栅极电性连接第n-m级GOA电路的一控制信号端(P(n-m))，m为自然数；所述附加薄膜晶体管(T23)的一漏极电性连接一工作电压(VSS)；所述附加薄膜晶体管(T23)的一源极电性连接第n-m级GOA电路的一级传信号输出端(ST(n-m))；所述上拉控制单元电性连接第n-q级GOA电路的一栅极信号输出端(G(n-q))，q为自然数。在本专利技术的一实施例中，所述附加薄膜晶体管(T23)的栅极电性连接第n-3级GOA电路的控制信号端(P(n-3))；所述附加薄膜晶体管(T23)的源极电性连接第n-m级GOA电路的级传信号输出端(ST(n-3))；所述上拉控制单元电性连接第n-4级GOA电路的栅极信号输出端(G(n-4))。在本专利技术的一实施例中，当第n-m级GOA电路的级传信号输出端(ST(n-3))为一高电位时，第n-3级GOA电路的控制信号端(P(n-3))为一低电位，使得所述附加薄膜晶体管(T23)处于一关闭状态。在本专利技术的一实施例中，当第n-m级GOA电路的级传信号输出端(ST(n-3))为一低电位时，第n-3级GOA电路的控制信号端(P(n-3))先持续一时间一低电位后变为一高电位，使得所述附加薄膜晶体管(T23)处于一开启状态。在本专利技术的一实施例中，所述下传单元包括：一第二薄膜晶体管(T22)，所述第二薄膜晶体管(T22)的一栅极电性连接所述第n级GOA电路的栅极信号点(Q(n))，所述第二薄膜晶体管(T22)的一源极电性连接第n级GOA电路的级传信号输出端(ST(n))，所述第二薄膜晶体管(T22)的一漏极电性连接一时钟信号(CK1/CK5)。在本专利技术的一实施例中，所述上拉单元包括：一第三薄膜晶体管(T21)，所述第三薄膜晶体管(T21)的一栅极电性连接所述第n级GOA电路的栅极信号点(Q(n))，所述第三薄膜晶体管(T21)的一源极电性接所述第n级GOA电路的栅极信号输出端(G(n))，所述第三薄膜晶体管(T21)的一漏极电性连接一时钟信号(CK1/CK5)。在本专利技术的一实施例中，所述下拉单元包括：一第四薄膜晶体管(T41)，所述第四薄膜晶体管(T41)的一栅极电性连接第n+q级GOA电路的一栅极信号输出端(G(n+4))，所述第四薄膜晶体管(T41)的一漏极电性连接所述第n级GOA电路的栅极信号点(Q(n))，所述第四薄膜晶体管(T41)的一源极电性连接所述工作电压(VSS)；及一第五薄膜晶体管(T31)，所述第五薄膜晶体管(T31)的一栅极连接第n+q级GOA电路的栅极信号输出端(G(n+4))，所述第五薄膜晶体管(T31)的一漏极电性连接所述栅极信号输出端(G(n))，所述第五薄膜晶体管(T31)的一源极电性连接所述工作电压(VSS)。在本专利技术的一实施例中，所述下拉维持单元包括：一第六薄膜晶体管(T32)，所述第六薄膜晶体管(T32)的一栅极电性连接第n级GOA电路的一节点(P(n))，所述第六薄膜晶体管(T32)的一源极电性连接所述栅极信号输出端(G(n))，所述第六薄膜晶体管(T32)的一漏极电性连接所述工作电压(VSS)；一第七薄膜晶体管(T42)，所述第七薄膜晶体管(T42)的一栅极电性连接所述节点(P(n))，所述第七薄膜晶体管(T42)的一源极电性连接所述第n级GOA电路的栅极信号点(Q(n))，所述第七薄膜晶体管(T42)的一漏极电性连接所述工作电压(VSS)；一第八薄膜晶体管(T51)，本文档来自技高网...

【技术保护点】
1.一种GOA电路结构，其特征在于：所述GOA电路结构包括一上拉控制单元、一上拉单元、一下传单元、一下拉单元、一下拉维持单元以及一附加薄膜晶体管(T23)；其中所述上拉单元、所述下传单元、所述下拉单元及所述下拉维持单元与第n级GOA电路的栅极信号输出端(G(n))电性连接，n为自然数；所述上拉控制单元、所述下传单元、所述下拉单元及所述下拉维持单元与第n级GOA电路的栅极信号点(Q(n))电性连接；所述附加薄膜晶体管(T23)的一栅极电性连接第n‑m级GOA电路的一控制信号端(P(n‑m))，m为自然数；所述附加薄膜晶体管(T23)的一漏极电性连接一工作电压(VSS)；所述附加薄膜晶体管(T23)的一源极电性连接第n‑m级GOA电路的一级传信号输出端(ST(n‑m))；所述上拉控制单元电性连接第n‑q级GOA电路的一栅极信号输出端(G(n‑q))，q为自然数。

【技术特征摘要】
1.一种GOA电路结构，其特征在于：所述GOA电路结构包括一上拉控制单元、一上拉单元、一下传单元、一下拉单元、一下拉维持单元以及一附加薄膜晶体管(T23)；其中所述上拉单元、所述下传单元、所述下拉单元及所述下拉维持单元与第n级GOA电路的栅极信号输出端(G(n))电性连接，n为自然数；所述上拉控制单元、所述下传单元、所述下拉单元及所述下拉维持单元与第n级GOA电路的栅极信号点(Q(n))电性连接；所述附加薄膜晶体管(T23)的一栅极电性连接第n-m级GOA电路的一控制信号端(P(n-m))，m为自然数；所述附加薄膜晶体管(T23)的一漏极电性连接一工作电压(VSS)；所述附加薄膜晶体管(T23)的一源极电性连接第n-m级GOA电路的一级传信号输出端(ST(n-m))；所述上拉控制单元电性连接第n-q级GOA电路的一栅极信号输出端(G(n-q))，q为自然数。2.如权利要求1所述的GOA电路结构，其特征在于：所述附加薄膜晶体管(T23)的栅极电性连接第n-3级GOA电路的控制信号端(P(n-3))；所述附加薄膜晶体管(T23)的源极电性连接第n-m级GOA电路的级传信号输出端(ST(n-3))；所述上拉控制单元电性连接第n-4级GOA电路的栅极信号输出端(G(n-4))。3.如权利要求2所述的GOA电路结构，其特征在于：当第n-m级GOA电路的级传信号输出端(ST(n-3))为一高电位时，第n-3级GOA电路的控制信号端(P(n-3))为一低电位，使得所述附加薄膜晶体管(T23)处于一关闭状态。4.如权利要求2所述的GOA电路结构，其特征在于：当第n-m级GOA电路的级传信号输出端(ST(n-3))为一低电位时，第n-3级GOA电路的控制信号端(P(n-3))先持续一时间一低电位后变为一高电位，使得所述附加薄膜晶体管(T23)处于一开启状态。5.如权利要求1所述的GOA电路结构，其特征在于：所述下传单元包括：一第二薄膜晶体管(T22)，所述第二薄膜晶体管(T22)的一栅极电性连接所述第n级GOA电路的栅极信号点(Q(n))，所述第二薄膜晶体管(T22)的一源极电性连接第n级GOA电路的级传信号输出端(ST(n))，所述第二薄膜晶体管(T22)的一漏极电性连接一时钟信号(CK1/CK5)。6.如权利要求1所述的GOA电路结构，其特征在于：所述上拉单元包括：一第三薄膜晶体管(T21)，所述第三薄膜晶体管(T21)的一栅极电性连接所述第n级GOA电路的栅极信号点(Q(n))，所述第三薄膜晶体管(T21)的一源极电性接所述第n级GOA电路的栅极信号输出端(G(n))，所述第三薄膜晶体管(T21)的一漏极电性连接一时钟信号(CK1/CK5)。7.如权利要求1所述的GOA电路结构，其特征在于：所述下拉单元包括：一第四薄膜晶体管(T41)，所述第四薄膜晶体管(T41)的一栅极电性连接第n+q级GOA电路的一栅极信号输出端(G(n+4))，所述第四薄膜晶体管(T41...

【专利技术属性】
技术研发人员：陈帅，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44